[發明專利]微波集成電路的延時電路設計方法、延時電路結構

有效

• 申請號: 202111343048.9
• 申請日: 2021-11-12
• 公開（公告）號: CN114267561B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 楊光;王安勞;盧子焱;劉云剛;蔣冬冬;張繼帆;韓思揚;王勝源;趙偉
• 申請（專利權）人: 中國電子科技集團公司第二十九研究所
• 主分類號: H01H47/18
• 分類號: H01H47/18
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 孫元偉

本發明公開了一種微波集成電路的延時電路設計方法、延時電路結構，屬于微波集成電路領域，延時電路結構包含螺旋電感、在螺旋電感中間抽頭的電容以及接地通孔；延時單元作用是提供一個電抗加載，當周期性加載該單元可以構成慢波結構，實現延時功能。在延時單元間的排列方法中，使相鄰單元間平行微帶傳輸線上電流方向相同，相鄰單元間的互感增大了總電感，相同的尺寸可以獲得更大的延時量。同時，由于相比傳統結構延時單元選取的電感和電容相同，因此電感器的直流電阻相同。本發明實現的延時電路結構，具有更高的品質因素，可以獲得更低的損耗，克服了現有技術的偏見，提高了單位面積的延時量，相對傳統延遲器和更小的尺寸。

技術領域

本發明涉及微波集成電路技術領域，更為具體的，涉及一種微波集成電路的延時電路設計方法、延時電路結構。

背景技術

微波延時器是一種常用的微波無源兩端口器件，在許多領域都有廣泛的應用，如衛星通信、雷達系統及相控陣天線陣列等。其主要作用是為了使電磁波在兩個端口間傳輸時延時一段恒定的時間，補償不同頻率引起的相位差。目前，采用微波集成電路工藝構成慢波傳輸線方式設計的數控延時器芯片在現代寬帶雷達系統中得到了廣泛應用。

傳統的延時芯片采用的是平行排列多個延時單元的方法，見圖1。采用的是周期性加載多延時單元的方法。單個延時單元包含了螺旋電感、電容、接地通孔，該結構等效電路圖見圖2。該結構存在的問題是：相鄰單元間，平行的微帶傳輸線上電流方向相反，降低了總電感，為了降低互感的影響，降低了單位面積所能獲得的延時量。

常規延遲電路結構的設計方向是要實現結構對稱，從而使電路版圖可以容易的設計成的矩形，方便整體電路布板。而采用本發明的結構，電路不能設計成規則的矩形，需要電路設計人員對電路版圖進行更多的考慮與優化。

發明內容

本發明的目的在于克服現有技術的不足，提供一種微波集成電路的延時電路設計方法、延時電路結構，提高了單位面積的延時量，相對傳統的延遲器，具有更小的損耗和更小的尺寸。

本發明的目的是通過以下方案實現的：

一種微波集成電路的延時電路設計方法，包括步驟：利用相鄰延時單元間的互感增大總電感，從而使相同的尺寸獲得更大的延時量。

進一步地，所述利用相鄰延時單元間的互感增大總電感包括子步驟：延時單元間的排列設計：使相鄰延時單元間平行微帶傳輸線上電流方向相同。

進一步地，所述延時單元設計有螺旋電感、在螺旋電感中間抽頭的電容以及接地通孔。

進一步地，所述延時單元的作用是提供一個電抗加載，當周期性加載該延時單元時能夠構成慢波結構，實現延時功能。

進一步地，所述延時單元的數量設計為多個。

一種根據如上任一所述設計方法獲得的延時電路結構，包括延時單元結構，在相鄰延時單元間平行微帶傳輸線上電流方向相同。

進一步地，所述延時單元結構包括螺旋電感、在螺旋電感中間抽頭的電容以及接地通孔。

進一步地，所述延時單元的數量設計為10個或高于10個。

本發明的有益效果是：

本發明克服了現有技術的偏見，沒有采用傳統的設計方向，采用不對稱結構，使電路不能設計成規則的矩形，但卻提高了單位面積的延時量。相對傳統延遲器，具有更小的損耗和更小的尺寸。

在實施例中，使用10個相同的延時電路單元周期性加載，傳統延時電路結構與本發明延時電路結構的仿真性能對比如下：

延時量：在0.2GHz～6GHz頻率范圍內，本發明延時結構電路延時量為318.5±3.5ps；傳統結構延遲量為304.5±6.5ps；本發明延時電路結構使用相同的延時單元，相對傳統結構提高了約5％以上的延時量，且延遲精度更高。