[發明專利]一種衛星導航抗干擾天線通道幅相一致性校準系統及方法

在審

• 申請號: 202111336674.5
• 申請日: 2021-11-12
• 公開（公告）號: CN114167454A
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 齊志強;宋里瑾;王曙闊;趙學偉;張艷君;王輝
• 申請（專利權）人: 中國空空導彈研究院
• 主分類號: G01S19/21
• 分類號: G01S19/21;G01S19/20;G01S19/23
• 代理公司: 中國航空專利中心 11008
• 代理人: 杜永保

本發明公開了一種衛星導航抗干擾天線通道幅相一致性校準系統及方法，利用FPGA產生校準信號，通過D/A變換電路轉換為模擬信號，然后通過上變頻器上變頻為射頻信號，并注入各路下變頻器通道的射頻輸入端，在基帶將每路信號與參考路做差，通過自適應濾波算法調整每路信號的幅度和相位值，使各通道與參考路差值最小，從而求得每路信號的幅度和相位校正值。本發明利用了衛星導航抗干擾天線的現有硬件資源，軟硬件改動小，實施效果好，解決傳統的抗干擾天線射頻設計難度大以及通道幅相一致性差導致抗干擾能力下降等問題，縮短了硬件調試時間，提高了工作效率，降低了系統成本。

技術領域

本發明涉及衛星導航技術領域，具體為一種衛星導航抗干擾天線通道幅相一致性校準系統及方法。

背景技術

由于衛星導航信號強度弱，且工作頻段固定、公開，極易受到干擾而導致系統性能下降甚至失效，對可靠性要求較高的場合多采用抗干擾天線來提高衛星導航接收機的抗干擾能力。常用的抗干擾天線通常采用陣列處理的方法來消除干擾，而各通道幅相一致性的好壞對后端抗干擾處理效果的影響至關重要，通道幅相一致性差，會導致算法的抗干擾能力顯著下降。為了應對通道幅相一致性差對抗干擾能力的影響，通常對射頻模塊提出了較高的幅相一致性要求，這就加大了射頻模塊的研制難度。即使射頻模塊通過復雜的設計，嚴格控制了各通道的幅相一致性，現有的技術和工藝依然會導致各通道的幅相一致性存在一些差異，其殘留的幅相誤差還會造成系統抗干擾能力的下降。

發明內容

本發明要解決的技術問題是克服現有的缺陷，提供一種衛星導航抗干擾天線通道幅相一致性校準系統及方法，解決傳統的抗干擾天線射頻設計難度大以及通道幅相一致性差導致抗干擾能力下降等問題，縮短了硬件調試時間，提高了工作效率，降低了系統成本，可以有效解決背景技術中的問題。

為實現上述目的，本發明提供如下技術方案：一種衛星導航抗干擾天線通道幅相一致性校準系統，包括天線陣、射頻模塊和信號處理模塊，所述天線陣、射頻模塊和信號處理模塊依次連接；所述射頻模塊包括多個下變頻器和一個上變頻器，上變頻器通過功分器與多個下變頻器連接；所述信號處理模塊包括A/D采樣電路、數字信號處理電路和D/A變換電路，數字信號處理電路以FPGA為核心處理器。

優選的，所述天線陣包括與多個下變頻器一一對應的天線單元，且相鄰的兩個天線單元之間的間距小于1/2波長。

優選的，所述功分器與多個下變頻器之間均對應設有射頻開關。

優選的，所述A/D采樣電路設有多個，并與多個下變頻器一一對應。

一種衛星導航抗干擾天線通道幅相一致性校準方法，包括以下步驟：

S1：天線陣的多個天線單元接收空間衛星信號及干擾信號，各個天線單元的信號傳遞給對應的下變頻器；

S2：下變頻器處理對應的天線單元的信號，將接收到的信號進行濾波、放大和混頻處理，將信號變換到適合對應的A/D采樣電路的基帶信號，A/D采樣電路將基帶信號變為數字信號后送給數字信號處理電路；

S3：數字信號處理電路中FPGA對數字信號進行處理產生信號源，然后經D/A變換電路輸出一路模擬信號，該路模擬信號通過上變頻器上變頻為射頻信號，該射頻信號為參考信號，FPGA控制對應的射頻開關打開，然后功分器將該參考信號分出多路輸入給多個下變頻器；

S4：數字信號處理電路中FPGA在基帶將接收到的每路信號與參考信號做差，通過自適應濾波算法調整每路信號的幅度和相位值，使差值最小，從而求得每路信號的幅度和相位校正值，將校正值存儲在FPGA內部RAM中用于后續抗干擾計算，然后切斷校正數據輸出，控制對應的射頻開關關閉；

S5：利用校正值對各通道幅相一致性進行補償后送入數字信號處理電路中進行抗干擾處理，抗干擾處理后的數據進行混頻，產生一路中頻信號經D/A變換電路輸出模擬中頻信號，然后送入上變頻器處理并輸出。