[發明專利]一種低噪聲高帶寬的電流傳感芯片設計

在審

• 申請號: 202111323210.0
• 申請日: 2021-11-09
• 公開（公告）號: CN114036880A
• 公開（公告）日: 2022-02-11
• 發明（設計）人: 張麗敏;熊朗;高嵩;李卓航;徐子然;閆鋒
• 申請（專利權）人: 南京大學
• 主分類號: G06F30/32
• 分類號: G06F30/32;G06F119/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種低噪聲高帶寬的電流傳感芯片設計，其特征在于，包括低噪聲甲乙類運算放大器A1、A2和A3，電阻R1、R2和R3，NMOS管M0和M2，PMOS管M1和M3以及反饋電容C_F，提供3個信號端口，輸入電流端I_in，可以連接具有較大輸入電容C_s的電流信號源，偏置電壓端V_CMD，用于調節輸入端的偏置電壓，和輸出電壓端V_O；電阻R1和R2以及低噪聲甲乙類運算放大器A2構成一級反相放大器B，電阻R3，NMOS管M0和M2，PMOS管M1和M3和低噪聲甲乙類運算放大器A3構成一級電流衰減器C；一級反相放大器B和一級電流衰減器C一起構成高性能偽電阻R_F；所述低噪聲甲乙類運算放大器A1、A2和A3由一級折疊共源共柵放大器和一級推挽放大器構成，A1反相輸入端連接輸入電流端I_in，其同相輸入端連接偏置電壓端V_CMD，輸出端連接輸出電壓端V_O；所述一級反相放大器B的輸出端V_X連接一級電流衰減器C的輸入端，一級電流衰減電路C的輸出端連接輸入電流端I_in，一級反相放大器B的同相輸入端和一級電流衰減器C的同相輸入端均連接偏置電壓V_CMD。

2.根據權利要求1所述的一種低噪聲高帶寬的電流傳感芯片設計，其特征在于，低噪聲甲乙類運算放大器A1、A2和A3，包含MOS管M0～M22，電容C1、C2；PMOS管M0、M9、M10、M15、M18、M21的源極與電源電壓VDD相連；PMOS管M0的漏極與M1、M2的源極相互連接；PMOS管M7的源極與M9的漏極相互連接；PMOS管M8的源極與M10的漏極相互連接；PMOS管M18的柵極和漏極與M19的源極相互連接；NMOS管M5、M6、M17、M20、M22的源極接GND；NMOS管M17的柵極與漏極與M16的源極相連；NMOS管M5的漏極、M3的源極與PMOS管M1的漏極相互連接；NMOS管M6的漏極、M4的源極與PMOS管M2的漏極相互連接；NMOS管M3的漏極、M11的源極與PMOS管M13的漏極相互連接；NMOS管M4的漏極、M12的源極、M22的柵極與PMOS管M14的漏端相互連接；NMOS管M11的漏極與PMOS管M7的漏極、M13的源極、M9、M10的柵極相互連接；

NMOS管M12的漏極與PMOS管14的源極、M8的漏極、M21的柵極相互連接；NMOS管M16的柵極和漏極、M11、M12的柵極與PMOS管15的漏極相連；NMOS管20的漏極與PMOS管M19的柵極和漏極、M13、M14的柵極相連；C1兩端分別連接PMOS管M21柵極和漏極；C2兩端分別連接NMOS管M22柵極和漏極；M0、M15柵極連接偏置電壓V_B1，M5、M6、M20柵極連接偏置電壓V_B2，M3、M4柵極連接偏置電壓V_B3，M7、M8柵極連接偏置電壓V_B4；M2柵極作為低噪聲甲乙類運算放大器A1、A2和A3的反相輸入端V_-，M1柵極分別作為低噪聲甲乙類運算放大器A1、A2和A3的同相輸入端V₊，M21、M22漏極相互連接作為輸出端V_O。

3.根據權利要求1和2所述的一種低噪聲高帶寬的電流傳感芯片設計，其特征在于，低噪聲甲乙類運算放大器A1、A2和A3的MOS晶體管M0～M10構成的折疊共源共柵放大器，提供寬幅輸入范圍和噪聲抑制能力；MOS晶體管M11～M14產生額外的電壓差，使MOS管M21、M22工作狀態為甲乙類；

M15～M20產生M11～M14的偏置電壓。

4.根據權利要求1所述的一種低噪聲高帶寬的電流傳感芯片設計，其特征在于，反相放大器B的電阻R1和R2阻值相等。