[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其制作方法

在審

• 申請?zhí)枺?/td>: 202111304289.2
• 申請日: 2021-11-05
• 公開（公告）號: CN116092920A
• 公開（公告）日: 2023-05-09
• 發(fā)明（設(shè)計(jì)）人: 武羽;王士欣
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033;H01L21/027;G03F1/80;G03F1/76
• 代理公司: 華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 郭鳳杰

本申請涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法。其中，半導(dǎo)體結(jié)構(gòu)的制作方法包括：提供基底；于基底上形成間隔設(shè)置的第一圖形化掩膜層以及第二圖形化掩膜層，第一圖形化掩膜層與第二圖形化掩膜層在相同的刻蝕條件下具有不同的刻蝕速率；基于第一圖形化掩膜層以及第二圖形化掩膜層，刻蝕基底。本申請可以有效提高基底內(nèi)形成的溝槽的關(guān)鍵尺寸的均勻性。

技術(shù)領(lǐng)域

本申請涉及集成電路技術(shù)領(lǐng)域，特別是涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法。

背景技術(shù)

倍距工藝流程(Pitch?doubling?Process?Flow)是一種已知用來微縮關(guān)鍵尺寸的手法。該工藝方法中，首先在基底上形成掩膜材料層以及圖形化光阻，然后在圖形化光阻兩側(cè)形成側(cè)墻。然后去除圖形化光阻，且以側(cè)墻作為掩膜而刻蝕掩膜材料層，從而形成圖形化掩膜層。之后，基于該圖形化掩膜層刻蝕基底而形成溝槽。

上述方法可以有效降低光刻設(shè)備需求,降低機(jī)臺購買成本。但是，在該工藝過程中，由于光刻、刻蝕、薄膜等工藝會(huì)有交叉的誤差，會(huì)導(dǎo)致最后形成的各個(gè)溝槽的關(guān)鍵尺寸不均勻。

發(fā)明內(nèi)容

基于此，本申請實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)及其制作方法。

一種半導(dǎo)體結(jié)構(gòu)的制作方法，包括：

提供基底；

于所述基底上形成間隔設(shè)置的第一圖形化掩膜層以及第二圖形化掩膜層，所述第一圖形化掩膜層與所述第二圖形化掩膜層在相同的刻蝕條件下具有不同的刻蝕速率；

基于所述第一圖形化掩膜層以及所述第二圖形化掩膜層，刻蝕所述基底。

在其中一個(gè)實(shí)施例中，所述于所述基底上形成間隔設(shè)置的第一圖形化掩膜層以及第二圖形化掩膜層，包括：

于所述基底上形成圖形化的中間掩膜層；

于所述中間掩膜層的側(cè)壁形成所述第一圖形化掩膜層；

對所述中間掩膜層進(jìn)行圖形化處理，形成所述第二圖形化掩膜層。

在其中一個(gè)實(shí)施例中，所述于所述基底上形成圖形化的中間掩膜層，包括：

于所述基底上形成中間掩膜材料層；

對所述中間掩膜材料層進(jìn)行圖形化處理，形成所述中間掩膜層。

在其中一個(gè)實(shí)施例中，所述對所述中間掩膜材料層進(jìn)行圖形化處理，形成所述中間掩膜層，包括：

于所述中間掩膜材料層上形成第一圖形化光阻；

基于所述第一圖形化光阻，刻蝕所述中間掩膜材料層，剩余的所述中間掩膜材料層構(gòu)成所述中間掩膜層。

在其中一個(gè)實(shí)施例中，所述于所述中間掩膜材料層上形成第一圖形化光阻之前，還包括：

清洗所述中間掩膜材料層表面。

在其中一個(gè)實(shí)施例中，所述基于所述第一圖形化光阻，刻蝕所述中間掩膜材料層之后，還包括：

去除所述第一圖形化光阻。

在其中一個(gè)實(shí)施例中，

所述對所述中間掩膜層進(jìn)行圖形化處理，形成所述第二圖形化掩膜層之前，包括：

于所述中間掩膜層上形成圖形化的犧牲掩膜層；

所述對所述中間掩膜層進(jìn)行圖形化處理，形成所述第二圖形化掩膜層，包括：

基于所述犧牲掩膜層，刻蝕所述中間掩膜層，剩余的中間掩膜層構(gòu)成所述第二圖形化掩膜層。

在其中一個(gè)實(shí)施例中，

所述于所述中間掩膜層的側(cè)壁形成所述第一圖形化掩膜層包括：