[發明專利]一種處理器動態控制方法、電子設備和存儲介質

在審

• 申請號: 202111288651.1
• 申請日: 2021-11-02
• 公開（公告）號: CN113946428A
• 公開（公告）日: 2022-01-18
• 發明（設計）人: 彭嘉喬
• 申請（專利權）人: OPPO廣東移動通信有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F9/50
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 吳曉霞

本公開實施例提供一種處理器動態控制方法、電子設備和存儲介質。其中，所述方法包括：根據處理器的當前狀態信息查找Q值表獲取控制動作；根據所述控制動作對應的處理器運行參數調整所述處理器，其中，所述Q值表根據Q?learning算法預先建立，所述Q值表對應的狀態集為根據處理器狀態信息劃分的多種狀態的集合，所述Q值表對應的動作集為將處理器的運行參數調整為不同目標運行參數的多種調整動作的集合。本公開實施例提供的處理器動態控制方案，結合強化學習方案，根據處理器的當前系統狀態和既往的學習結果動態確定最優控制目標，能夠自適應地選擇最佳控制方案，有效達成控制目標。

技術領域

本發明涉及但不限于處理器控制領域，具體涉及一種處理器動態控制方法、電子設備和存儲介質。

背景技術

處理器運行模式或參數的動態控制是處理器控制領域一直探索持續優化的方向，其目標為芯片節能和/或性能優化，涉及很多不同方面，例如常見的處理器芯片節能技術——DVFS方案，以及CPU idle方案等。

以處理器芯片節能方案為例，CMOS電路的功耗分為動態功耗和靜態功耗，可表述為公式：

P＝αC_LV²f+αVI_short+VI_leak

第一項為動態功耗，其中α是CMOS的活性因子(即翻轉率)，C_L代表負載電容，V為供電電壓，f為時鐘頻率。其余兩項為靜態功耗，主要由漏電流引起。想要降低功耗的話，通常只能從動態功耗入手，對V和f進行調節。

DVFS(Dynamic Voltage and Frequency Scaling)，即動態電壓頻率調整，是一種常見的芯片節能技術。這項技術通過在運行時動態調整，性能冗余時降低電壓和頻率以降低功耗，需要高性能時提高電壓和頻率滿足工作需求，在功耗和性能間進行合理取舍。

DVFS是一項對軟硬件有綜合要求的技術。硬件方面有Intel的SpeedStep技術，使CPU能在高、低兩個確定的頻率間切換，通常設置為用電池時降為低頻，用交流電源時恢復到高頻。由此衍生出EIST(Enhanced Intel SpeedStep Technology)，當CPU使用率低下的時候動態降低CPU的頻率，一旦監測到CPU使用率很高的時候恢復到原始的頻率。ARM公司提出的IEM(Intelligent Energy Manager)解決方案以軟件為中心，和IEC(IntelligentEnergy Controller)硬件聯合工作，與操作系統相互銜接，使用計數器、定時器和從操作系統獲得的參數測出當前的系統性能水平，并產生對未來性能的預測。ARM公司還提出了AVS(Adaptive Voltage Scaling)技術，這是一種閉環方案，可評估不同的因素，例如芯片之間器件之間的工藝差異，芯片工作期間的溫度波動以及負載變化，并在這些條件下確定最佳電壓頻率關系。

純軟件方面，Linux提供了支持不同策略(governor)的CPU調頻框架cpufreq。目前常見的策略有：

可以看到，在滿足處理器使用需求的前提下，如何精準有效地控制功耗是處理器控制領域一直探索改進的方向。

發明內容

本公開實施例提供一種處理器動態控制方法、電子設備和存儲介質，結合強化學習方案，根據處理器的當前系統狀態和既往的學習結果動態確定最優控制目標，實現對控制器運行參數的控制，能夠自適應地選擇最佳控制方案，有效達成控制目標。

本公開實施例提供一種處理器動態控制方法，包括：

根據處理器的當前狀態信息查找Q值表獲取控制動作；

根據所述控制動作對應的處理器運行參數調整所述處理器；