[發明專利]用于晶圓級封裝的共晶鍵合方法

在審

• 申請號: 202111283824.0
• 申請日: 2021-11-01
• 公開（公告）號: CN116072521A
• 公開（公告）日: 2023-05-05
• 發明（設計）人: 彭鑫林;季宇成;郭松;馮劉昊東;陳朔;王詩男
• 申請（專利權）人: 上海新微技術研發中心有限公司
• 主分類號: H01L21/18
• 分類號: H01L21/18;B81B7/02
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

本發明提供一種用于晶圓級封裝的共晶鍵合方法，所述共晶鍵合方法包括：提供一第一晶圓，于所述第一晶圓上形成第一膜層，所述第一膜層包含第一金屬和第二金屬，并且所述第一膜層的最表層由所述第一金屬構成，所述第一金屬與所述第二金屬相比具有更強的抗氧化性；提供一第二晶圓，于所述第二晶圓上形成第二膜層，所述第二膜層的表層由所述第一金屬構成；使所述第一膜層和所述第二膜層中的所述第一金屬與所述第二金屬之間發生共晶鍵合，以形成所述第一金屬和所述第二金屬組成的共晶鍵合層。本發明可減輕共晶鍵合工藝中氧化膜的形成，可提高鍵合結構的質量，并且有利于鍵合條件和結果的可控性。

技術領域

本發明屬于半導體工藝領域中鍵合技術，特別是涉及一種用于晶圓級封裝的共晶鍵合方法。

背景技術

微機電系統(Micro-Electro?Mechanical?System；MEMS)的飛速發展對芯片鍵合技術和器件封裝工藝提出了越來越高的要求。目前，MEMS的鍵合技術正在朝著低溫、無助焊劑的方向發展，其中共晶鍵合技術由于具有鍵合速度快、操作溫度低、機械強度高、及可采用倒裝鍵合等特點，尤其是基于鋁及鍺的共晶鍵合技術具有與CMOS兼容、對鍵合界面的粗糙度不敏感等優勢，經常用于晶圓級封裝中。特別地，在用于加速度計、陀螺儀以及壓力傳感器等MEMS傳感器的晶圓級封裝中，共晶鍵合技術已成為MEMS器件開發和運用的關鍵技術。

然而，在諸如鋁、鋅之類的共晶鍵合工藝中常用的材料存在化學性質比較活潑，容易在表面會形成氧化膜，此種氧化膜會在后續的共晶鍵合工藝中阻止鍵合金屬間的互溶，從而造成對鍵合質量的影響，使鍵合條件和結果的可控性變差。在現有的解決方案中，通常是在執行鍵合工藝之前進行等離子轟擊，或者進行機械研磨拋光，這樣對機臺的要求較高，提高了制造的成本和時間。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種用于晶圓級封裝的共晶鍵合方法，用于解決現有的共晶鍵合工藝中由于鍵合層表面形成的氧化膜而對鍵合金屬間的互溶造成阻擋，以及影響鍵合質量等問題。

為實現上述目的及其他相關目的，本發明提供一種用于晶圓級封裝的共晶鍵合方法，其特征在于，所述共晶鍵合方法包括步驟：提供一第一晶圓，于所述第一晶圓上形成第一膜層，所述第一膜層包含第一金屬和第二金屬，并且所述第一膜層的最表層由所述第一金屬構成，所述第一金屬與所述第二金屬相比具有更強的抗氧化性；提供一第二晶圓，于所述第二晶圓上形成第二膜層，所述第二膜層的表層由所述第一金屬構成；使所述第一膜層的鍵合面與所述第二膜層的鍵合面對準并接觸，以及使所述第一膜層和所述第二膜層中的所述第一金屬與所述第二金屬之間發生共晶鍵合，以形成所述第一金屬和所述第二金屬組成的共晶鍵合層。

可選地，所述第一金屬包括鍺、錫、鉑或金中的一種，所述第二金屬包括鋁、銅、鋅、鈦或鉻中的一種。

可選地，所述共晶鍵合方法還包括：在使所述第一金屬與所述第二金屬之間發生共晶鍵合之前，通過等離子體刻蝕工藝圖形化所述第一膜層和所述第二膜層的至少一者，以在所述第一晶圓上形成多個第一圖形化區段或/及在所述第二晶圓上形成多個第二圖形化區段。

可選地，所述共晶鍵合方法還包括：在使所述第一金屬與所述第二金屬之間發生共晶鍵合之前，通過等離子體刻蝕工藝圖形化所述第一膜層和所述第二膜層，在所述第一晶圓上形成多個第一圖形化區段和在所述第二晶圓上形成多個第二圖形化區段，每個第一圖形化區段與相應的第二圖形化區段對準。

可選地，所述第一膜層是第一金屬層和第二金屬層的疊層，并且于所述第一晶圓上形成第一膜層包括：于所述第一晶圓表面上形成第二金屬層，接著于所述第二金屬層上形成所述第一金屬層，其中所述第一金屬層位于所述第一膜層的最表層。

可選地，于所述第一晶圓上形成第一膜層包括：于所述第一晶圓表面上依次形成多個周期的第二金屬層和第一金屬層，以得到第一金屬層和第二金屬層交替層疊的堆疊結構。