[發明專利]包括布線接觸插塞的半導體存儲器裝置

在審

• 申請號: 202111283513.4
• 申請日: 2021-11-01
• 公開（公告）號: CN114446962A
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 孫鏞赫;李俊雨;趙星東
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;肖學蕊

1.一種半導體存儲器裝置，包括：

襯底，其包括單元區域和外圍區域；

多個電容器，其包括位于所述單元區域上的多個下電極、覆蓋所述多個下電極的多個電容器介電層和覆蓋所述多個電容器介電層和所述多個下電極的上電極；

蝕刻停止層，其覆蓋所述上電極；

填充絕緣層，其覆蓋所述蝕刻停止層，所述填充絕緣層位于所述單元區域和所述外圍區域上；

多條布線，其位于所述填充絕緣層上；以及

第一布線接觸插塞，其將所述多條布線中的至少一條電連接到所述上電極，

其中，所述上電極包括第一上電極層和第二上電極層，所述第一上電極層覆蓋所述多個電容器介電層并且包括半導體材料，所述第二上電極層覆蓋所述第一上電極層并且包括金屬材料。

2.根據權利要求1所述的半導體存儲器裝置，其中，所述第一布線接觸插塞通過所述填充絕緣層和所述蝕刻停止層延伸到所述第二上電極層內部，并且所述第一布線接觸插塞的下表面位于比所述第一上電極層的上表面高的水平處。

3.根據所權利要求1述的半導體存儲器裝置，其中，

所述第二上電極層具有包括電極阻擋層和主電極層的堆疊結構，

所述第一布線接觸插塞延伸到所述主電極層的內部，并且所述第一布線接觸插塞不接觸所述電極阻擋層。

4.根據權利要求3所述的半導體存儲器裝置，其中，所述第二上電極層具有還包括界面層的堆疊結構，所述界面層包括導電金屬氧化物。

5.根據權利要求4所述的半導體存儲器裝置，其中，

所述界面層覆蓋所述主電極層的上表面，所述界面層覆蓋所述主電極層的下表面，或者所述界面層位于所述主電極層中。

6.根據權利要求1所述的半導體存儲器裝置，其中，

所述第一上電極層包括從所述多個電容器介電層的最上端到所述第一上電極層的上表面的第一厚度，

所述第二上電極層包括從所述第二上電極層的底表面到所述第二上電極層的頂表面的第二厚度，并且

所述第一上電極層的第一厚度大于所述第二上電極層的第二厚度。

7.根據權利要求1所述的半導體存儲器裝置，還包括：

多條柵極線，其位于所述襯底上；

多條邏輯位線，其位于所述襯底的外圍區域上，所述多條邏輯位線位于所述多條柵極線上；以及

第二布線接觸插塞，其將所述多條布線中的至少另一條電連接到所述多條邏輯位線，其中，

所述第二布線接觸插塞的高度大于所述第一布線接觸插塞的高度。

8.根據權利要求7所述的半導體存儲器裝置，還包括：

邏輯封蓋層，其覆蓋所述多條邏輯位線，所述邏輯封蓋層包括與所述蝕刻停止層的材料不同的材料，

其中，所述第二布線接觸插塞延伸穿過所述填充絕緣層和所述邏輯封蓋層到所述多條邏輯位線內部。

9.根據權利要求8所述的半導體存儲器裝置，

其中，在所述外圍區域中，所述多個電容器介電層覆蓋所述邏輯封蓋層，并且

其中，所述第二布線接觸插塞穿過所述填充絕緣層、所述多個電容器介電層和所述邏輯封蓋層。

10.根據權利要求1所述的半導體存儲器裝置，其中，

所述第一上電極層覆蓋所述多個電容器介電層，并且填充所述多個下電極之間的空間，并且

所述第二上電極層的最下端位于比所述多個電容器介電層中的每一個的最上端高的水平處。