[發明專利]半導體器件

在審

• 申請號: 202111281567.7
• 申請日: 2021-11-01
• 公開（公告）號: CN114512492A
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 王彥哲
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L29/423;H01L29/51;H01L21/28
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 呂世磊

本公開涉及半導體器件。存儲器柵極經由作為存儲器元件的柵極絕緣體的絕緣膜形成在半導體襯底上。絕緣膜包括第一絕緣膜、在第一絕緣膜上的第二絕緣膜、在第二絕緣膜上的第三絕緣膜和在第三絕緣膜上的第四絕緣膜。第二絕緣膜是具有電荷累積功能的絕緣膜。第一絕緣膜和第三絕緣膜中的每個的帶隙大于第二絕緣膜的帶隙。第三絕緣膜由包含金屬元素和氧的高介電常數材料形成。第四絕緣膜是氧化硅膜或氮氧化硅膜并且與存儲器柵極電極相鄰。

相關申請的交叉引用

于2020年11月16日提交的日本專利申請號2020-189964的公開內容(包括說明書、附圖和摘要)，通過整體引用并入本文。

技術領域

本發明涉及半導體器件，并且例如適用于包括存儲器元件的半導體器件。

背景技術

作為一種電可擦除可編程的非易失性半導體存儲器設備，EEPROM(電可擦除可編程只讀存儲器)得到了廣泛的應用。

下面列出了公開的技術。目前廣泛使用的以閃存為代表的存儲器設備包括：在MISFET(金屬絕緣體半導體場效應晶體管)的柵極電極下方、導電且被氧化膜包圍的浮置柵極電極或俘獲絕緣膜，其中浮置柵極或俘獲絕緣膜中的電荷累積狀態被用作存儲器信息，并且作為晶體管的閾值被讀取。該俘獲絕緣膜是能夠累積電荷的絕緣膜，例如氮化硅膜。通過將電荷注入這樣的電荷累積區并且從其中釋放電荷，來移動MISFET的閾值，從而可以完成存儲器元件的操作。與使用導電浮置柵極膜作為電荷累積區的情況相比，由于電荷離散地累積，數據保持的可靠性更好，因為數據保持的可靠性更好，氮化硅膜上方和下方的氧化膜的厚度可以更薄，并且用于編程和擦除的電壓可以更低。

[專利文獻1]日本未審查專利申請公開號2019-91820。

專利文獻1公開了一種涉及包括存儲器元件的半導體器件的技術。

發明內容

需要改進包括存儲器元件的半導體器件的性能。

根據本說明書的描述和附圖，其他問題和新穎特征將清楚。

根據一個實施例，半導體器件包括半導體襯底和經由第一柵極絕緣膜形成在半導體襯底上的第一柵極電極。第一柵絕緣層包括第一絕緣層、在第一絕緣層上的第二絕緣層、在第二絕緣層上的第三絕緣層和在第三絕緣層上的第四絕緣層。第二絕緣膜是具有電荷累積功能的絕緣膜，第一絕緣膜和第三絕緣膜的帶隙均大于第二絕緣膜的帶隙。第三絕緣膜由包含金屬元素和氧的高介電常數材料制成。第四絕緣膜是氧化硅膜或氮氧化硅膜并且與第一柵極電極相鄰。

根據一個實施例，可以提高半導體器件的性能。

附圖說明

圖1是一個實施例的半導體器件的主要部分的截面圖；

圖2是一個實施例的半導體器件的主要部分的截面圖；

圖3是一個實施例的半導體器件的主要部分的截面圖；

圖4是用于說明一個實施例的半導體器件中的存儲器元件的能帶結構的說明圖；

圖5是一個實施例的半導體器件的制造過程中的主要部分的截面圖；

圖6是繼圖5之后的半導體器件的制造過程中的主要部分的截面圖；

圖7是繼圖6之后的半導體器件的制造過程中的主要部分的截面圖；

圖8是繼圖7之后的半導體器件的制造過程中的主要部分的截面圖；

圖9是繼圖8之后的半導體器件的制造過程中的主要部分的截面圖；

圖10是繼圖9之后的半導體器件的制造過程中的主要部分的截面圖；

圖11是繼圖10之后的半導體器件的制造過程中的主要部分的截面圖；