[發明專利]一種基于APD技術的UV頻段5G大功率終端在審
| 申請號: | 202111279473.6 | 申請日: | 2021-10-28 |
| 公開(公告)號: | CN114095328A | 公開(公告)日: | 2022-02-25 |
| 發明(設計)人: | 卜智勇;張龍才 | 申請(專利權)人: | 成都中科微信息技術研究院有限公司 |
| 主分類號: | H04L27/36 | 分類號: | H04L27/36;H04B1/40;H04B1/401;H03F1/32;H03F3/195;H03F3/213;H03H11/24 |
| 代理公司: | 成都九鼎天元知識產權代理有限公司 51214 | 代理人: | 張杰 |
| 地址: | 610000 四川省成都*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 apd 技術 uv 頻段 大功率 終端 | ||
1.一種基于APD技術的UV頻段5G大功率終端,其特征在于,包括5G模組、ARM控制器、FPGA通用控制器和射頻FEM前端模塊;5G模組的PCIE輸出端口連接ARM控制器的PCIE輸入端口;5G模組專用輸出端口連接FPGA通用控制器的IO輸入端口;ARM控制器的網口與FPGA通用控制器的網口連接;
所述射頻FEM前端模塊包括RX射頻通道、TX射頻通道、FB射頻通道和本振模塊;RX射頻通道包括腔體濾波器、環形器、低噪聲放大器、RX第一濾波器、RX上變頻器、RX第二濾波器、RX DSA數控衰減器和TRX TDD射頻開關;TX射頻通道包括第一耦合器、第二耦合器、TX DSA數控衰減器、TX第一濾波器、TX下變頻器、TX第二濾波器、驅動放大器、末級功率放大器和大功率耦合器;FB射頻通道包括FB DSA數控衰減器、FB第一濾波器、FB上變頻器、FB第二濾波器和APD芯片構成;本振模塊包括本振頻綜、LO TDD射頻開關和功分器;
FPGA通用控制器的IO輸出端口連接TRX TDD射頻開關以及LO TDD射頻開關的控制輸入端口;天線的輸出端口連接腔體濾波器的輸入端口,腔體濾波器的輸出端口連接環形器的ANT輸入端口;環形器的RX輸出端口連接低噪聲放大器的輸入端口;低噪聲放大器的輸出端口連接RX第一濾波器的輸入端口;RX第一濾波器的輸出端口連接RX上變頻器的射頻輸入端口;RX上變頻器的射頻輸出端口連接RX第二濾波器的輸入端口;RX第二濾波器的輸出端口連接RX DSA數控衰減器的輸入端口;RX DSA數控衰減器的輸出端口連接TRX TDD射頻開關的RF1端口;
TRX TDD射頻開關的RF2輸出端口連接第一耦合器的輸入端口;第一耦合器的耦合輸出端口連接APD芯片的射頻參考輸入端口;第一耦合器的輸出端口連接第二耦合器的輸入端口;第二耦合器的輸出端口連接TX DSA數控衰減器的輸入端口;TX DSA數控衰減器的輸出端口連接TX第一濾波器輸入端口;TX第一濾波器輸出端口連接TX下變頻器的射頻輸入端口;TX下變頻器的射頻輸出端口連接TX第二濾波器輸入端口;TX第二濾波器的輸出端口連接驅動放大器的輸入端口;驅動放大器的輸出端口連接末級功率放大器的輸入端口;末級功率放大器的輸出端口連接大功率耦合器的輸入端口;大功率耦合器的輸出端口連接環形器的TX端口;
大功率耦合器的耦合輸出端口連接FB DSA數控衰減器的輸入端口;FB DSA數控衰減器的輸出端口連接FB第一濾波器輸入端口;FB第一濾波器輸出端口連接FB上變頻器的射頻輸入端口;FB上變頻器的射頻輸出端口連接FB第二濾波器輸入端口;FB第二濾波器的輸出端口連接APD芯片的FB輸入端口;APD芯片的射頻輸出端口連接第二耦合器的射頻饋入端口;
本振頻綜的射頻輸出端口連接LO TDD射頻開關的公共端口;LO TDD射頻開關的RF1輸出端口連接RX上變頻器的LO輸入端口;LO TDD射頻開關的RF2輸出端口連接功分器的公共端口;功分器的RF1輸出端口連接TX下變頻器的LO輸入端口,功分器的RF2輸出端口連接FB上變頻器的LO輸入端口。
2.根據權利要求1所述的基于APD技術的UV頻段5G大功率終端,其特征在于,第一耦合器和第二耦合器之間連接有時延器。
3.根據權利要求1所述的基于APD技術的UV頻段5G大功率終端,其特征在于,第一耦合器與APD芯片之間連接有第一Balun轉換器。
4.根據權利要求3所述的基于APD技術的UV頻段5G大功率終端,其特征在于,APD芯片與FB第二濾波器之間連接有第二Balun轉換器。
5.根據權利要求4所述的基于APD技術的UV頻段5G大功率終端,其特征在于,第二耦合器與APD芯片之間連接有第三Balun轉換器。
6.根據權利要求1-5任一項所述的基于APD技術的UV頻段5G大功率終端,其特征在于,所述FPGA通用控制器用于根據5G模組給出的10ms業務幀頭以及TDD時序配比進行TDD時序再生,恢復出與5G模組內部一致的TDD時序。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于成都中科微信息技術研究院有限公司,未經成都中科微信息技術研究院有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202111279473.6/1.html,轉載請聲明來源鉆瓜專利網。





