[發明專利]像素電路和顯示面板

在審

• 申請號: 202111275604.3
• 申請日: 2021-10-29
• 公開（公告）號: CN114005396A
• 公開（公告）日: 2022-02-01
• 發明（設計）人: 朱正勇;趙欣;孫光遠;郭升;段培;賈溪洋;馬志麗
• 申請（專利權）人: 昆山國顯光電有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/30
• 代理公司: 北京遠智匯知識產權代理有限公司 11659
• 代理人: 范坤坤

本發明實施例公開一種像素電路和顯示面板，漏電抑制模塊包括與柵極電壓控制模塊中至少一個中間節點電連接的第一耦合單元，漏電抑制模塊根據自身第一控制端接入的控制信號的控制第一耦合單元與第一固定電壓輸入端之間的連接狀態，漏電抑制模塊第一控制端所接入的控制信號與柵極電壓控制模塊所接入的控制信號相同，使得柵極電壓控制模塊在自身控制端的控制信號為有效電位信號柵極電壓控制模塊導通時，第一耦合單元一端為第一固定電壓，另一端連接柵極電壓控制模塊的中間節點。在柵極電壓控制模塊的第一控制端所接入的控制信號由有效電位信號跳變為無效電位信號時，由于第一耦合單元的作用中間節點的電位跳變量較小，使柵極電壓控制模塊漏電較小。

技術領域

本發明實施例涉及顯示技術領域，尤其涉及一種像素電路和顯示面板。

背景技術

隨著顯示技術的發展，人們對顯示面板的顯示質量要求越來越高。

顯示面板包括陣列基板，陣列基板包括像素電路，陣列基板通常采用低溫多晶硅工藝制備完成，或者采用低溫多晶氧化物工藝制備完成。

然而，低溫多晶硅工藝制備的陣列基板，像素電路中晶體管的漏電較大，造成顯示面板顯示質量較差。采用低溫多晶氧化物工藝制備陣列基板可以降低像素電路中晶體管的漏電，但制備工藝較為復雜，且不利于高像素密度顯示面板和窄邊框的實現。

發明內容

本發明提供一種像素電路和顯示面板，以實現保證制備工藝較為簡化，且顯示面板邊框較窄的前提下，降低柵極電壓控制模塊的漏電，提升顯示面板的顯示效果。

第一方面，本發明實施例提供了一種像素電路，包括：驅動晶體管、數據寫入模塊、存儲模塊、柵極電壓控制模塊、漏電抑制模塊；

數據寫入模塊用于在數據寫入階段向驅動晶體管的柵極寫入數據電壓；存儲模塊用于存儲驅動晶體管的柵極電壓；

柵極電壓控制模塊的第一端與驅動晶體管的柵極電連接，柵極電壓控制模塊包括串聯在自身第一端和第二端之間的至少兩個的子晶體管，相鄰子晶體管通過二者之間的中間節點電連接；柵極電壓控制模塊用于在自身控制端所接入的控制信號的控制下控制自身第二端所接入的信號向第一端的傳輸；

漏電抑制模塊包括與至少一個中間節點電連接的第一耦合單元，漏電抑制模塊用于根據自身第一控制端所接入的控制信號的控制自身第一耦合單元與第一固定電壓輸入端之間的連接狀態；

其中漏電抑制模塊的第一控制端所接入的控制信號與柵極電壓控制模塊的控制端接入的控制信號相同。

可選的，漏電抑制模塊還包括第一控制單元，第一控制單元的控制端作為第一控制端，第一控制單元的第一端與第一固定電壓輸入端電連接，第一控制單元的第二端與第一耦合單元的第一端電連接，第一耦合單元的第二端連接中間節點；

可選的，第一控制單元包括第一控制晶體管，第一控制晶體管的柵極作為第一控制單元的控制端，第一控制晶體管的第一極作為第一控制單元的第一端，第一控制晶體管的第二極作為第一控制單元的第二端；

可選的，第一耦合單元包括第一電容，第一電容的一個極板作為第一耦合單元的第一端，第一電容的另一極板作為第一耦合單元的第二端。

可選的，柵極電壓控制模塊包括第一初始化模塊，第一初始化模塊的控制端接入第一掃描信號，第一初始化模塊的第一端與驅動晶體管的柵極電連接，第一初始化模塊的第二端接入第一初始化電壓。

可選的，柵極電壓控制模塊包括補償模塊，補償模塊的控制端接入第二掃描信號，補償模塊的第一端與驅動晶體管的柵極電連接，補償模塊的第二端與驅動晶體管的第二極電連接；

可選的，數據寫入模塊的控制端接入第二掃描信號，數據寫入模塊的第一端接入數據電壓，數據寫入模塊的第二端與驅動晶體管的第一極電連接；