[發明專利]一種數字集成電路的前端工藝遷移優化方法及系統

在審

• 申請號: 202111254051.3
• 申請日: 2021-10-27
• 公開（公告）號: CN114021515A
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 李威;王咸焯;朱海豐;潘朝鳳;劉俊英
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/398;G06N3/04;G06N3/08;G06F111/04;G06F111/06;G06F119/06
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 祁建國

1.一種數字集成電路的前端工藝遷移優化方法，其特征在于，包括：

步驟1、獲取原始工藝下的數字集成電路和目標工藝的設計工具包；

步驟2、按照該原始工藝和該目標工藝間最小線寬的比值，初始化該數字集成電路中器件的尺寸，得到該數字集成電路中各器件的初始長度和初始寬度；

步驟3、根據該初始長度、該初始寬度和該設計工具包，確定各器件的尺寸約束；

步驟4、在滿足所有器件的尺寸約束的集合中取多組尺寸參數，對每組尺寸參數進行電路仿真，得到每組尺寸參數對應的關鍵路徑延時和電流值，并按照該目標工藝下集成電路版圖的設計規則以及整體的版圖規劃，確定每組尺寸參數下的電路版圖面積；

步驟5、以每組尺寸參數作為訓練輸入，以每組尺寸參數對應的該關鍵路徑延時、該電流值和該電路版圖面積為訓練目標，訓練基于DNN網絡的數字集成電路工藝遷移模型；

步驟6、獲取工藝遷移的優化目標，將該數字集成電路工藝遷移模型代入該優化目標，同時結合該尺寸約束，使用幾何規劃方法，得到在該優化目標和該目標工藝下對應的各器件尺寸參數。

2.如權利要求1所述的數字集成電路的前端工藝遷移優化方法，其特征在于，該步驟2包括：

目標工藝下器件初始長度LP_i的計算過程如下：

LP_i＝LS_i*NL₂/NL₁，(i＝1,2,...M)

LS_i為原始工藝下該數字集成電路中第i個器件的長度，NL₁和NL₂分別為原始工藝和目標工藝對應的最小線寬；

目標工藝下器件初始寬度WP_i的計算過程如下：

WP_i＝WS_i*NL₂/NL₁，(i＝1,2,...M)；

其中WP_i為目標工藝下該數字集成電路中第i個器件的初始寬度，WS_i為原始工藝下該數字集成電路中第i個器件的寬度。

3.如權利要求2所述的數字集成電路的前端工藝遷移優化方法，其特征在于，步驟3中該尺寸約束包括器件寬度約束和長度約束；

長度約束為數字集成電路中第i個器件的長度L_i需滿足：

(1-alpha)LP_i＝L_i＝(1+alpha)LP_i，

且L_i＝L_min，L_i％G_min＝0

其中L_min為目標工藝設計工具包中器件的最小長度，G_min為目標工藝設計工具包中器件的最小格點，0alpha1,L_i％G_min表示L_i除以G_min的余數；

寬度約束為數字集成電路中第i個器件的長度W_i需滿足：

(1-beta)WP_i＝W_i＝(1+beta)WP_i，

且W_i＝W_min，W_i％G_min＝0

其中，0beta1，其中W_min為目標工藝設計工具包中器件的最小寬度。