[發明專利]智能網卡網絡端口的誤碼測試方法、裝置以及智能網卡

有效

• 申請號: 202111242090.1
• 申請日: 2021-10-25
• 公開（公告）號: CN114006837B
• 公開（公告）日: 2023-03-14
• 發明（設計）人: 孫崇雨;高磊;劉齊
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: H04L43/0823
• 分類號: H04L43/0823;H04L43/50
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 劉艷麗

1.一種智能網卡網絡端口的誤碼測試方法，所述智能網卡中集成有通過總線連接的可編程器件和CPU，所述可編程器件連接有第一網絡端口和第二網絡端口，所述可編程器件包括PHY控制器和PRBS控制器，所述PRBS控制器包括PRBS碼元生成器和PRBS碼元校驗器，所述方法包括：

在所述第一網絡端口和所述第二網絡端口處于通信連接狀態時，所述CPU控制所述可編程器件中的PRBS碼元生成器生成第一PRBS碼流；

所述CPU控制所述PHY控制器將所述第一PRBS碼流通過所述第一網絡端口發送至所述第二網絡端口，并控制所述PHY控制器將接收到的第二PRBS碼流傳輸給所述PRBS碼元校驗器進行碼元校驗；

所述CPU獲取所述PRBS碼元校驗器的校驗結果，根據所述校驗結果確定所述第一網絡端口或者/和所述第二網絡端口的誤碼率。

2.根據權利要求1所述的方法，其特征在于，所述校驗結果包括錯誤碼元數，所述CPU獲取所述PRBS碼元校驗器的校驗結果，根據所述校驗結果確定所述第一網絡端口或者/和所述第二網絡端口的誤碼率，包括：

所述CPU根據所述錯誤碼元數以及所述第一PRBS碼流的總碼元數確定所述誤碼率，或者所述CPU根據所述錯誤碼元數以及所述第二PRBS碼流的總碼元數確定所述誤碼率。

3.根據權利要求1所述的方法，其特征在于，所述校驗結果包括錯誤碼元數，所述CPU獲取所述PRBS碼元校驗器的校驗結果，根據所述校驗結果確定所述第一網絡端口或者/和所述第二網絡端口的誤碼率，包括：

所述CPU從所述PHY控制器獲取端口速率，根據所述錯誤碼元數、所述端口速率以及測試時長確定所述誤碼率。

4.根據權利要求1至3任意一項所述的方法，其特征在于，所述PHY控制器包括物理介質相關層，所述CPU控制所述PHY控制器將所述第一PRBS碼流通過所述第一網絡端口發送至所述第二網絡端口，并控制所述PHY控制器將接收到的第二PRBS碼流傳輸給所述PRBS碼元校驗器進行碼元校驗，包括：

所述CPU控制所述物理介質相關層對所述第一PRBS碼流進行調制；

所述CPU控制所述物理介質相關層將調制后的碼流通過所述第一網絡端口發送至所述第二網絡端口，并控制所述物理介質相關層對接收到的第二PRBS碼流進行解調后傳輸給所述PRBS碼元校驗器進行碼元校驗。

5.根據權利要求4所述的方法，其特征在于，所述PHY控制器包括物理介質附加層，所述方法還包括：

所述CPU控制所述PHY控制器將所述第一PRBS碼流加載到所述物理介質附加層上；

所述CPU控制所述物理介質附加層對所述第一PRBS碼流進行串行處理，得到串行比特流，并控制所述物理介質附加層將所述串行比特流發送至所述物理介質相關層；

所述CPU控制所述物理介質相關層對所述第一PRBS碼流進行調制，包括：

所述CPU控制所述物理介質相關層對所述串行比特流進行調制。

6.根據權利要求1至3任意一項所述的方法，其特征在于，所述可編程器件為FPGA，或者/和所述可編程器件和所述CPU通過PCle總線連接；

優選的，所述第一網絡端口和所述第一網絡端口通過有線通信介質連接。

7.根據權利要求6所述的方法，其特征在于，所述PHY控制器的寄存器和所述PRBS控制器的寄存器配置在所述PCle總線的mem空間，所述CPU上運行有測試腳本，所述測試腳本通過控制所述PRBS控制器的寄存器生成所述第一PRBS碼流并對所述第二PRBS碼流進行碼元校驗，所述測試腳本還通過控制所述PHY控制器的寄存器將所述第一PRBS碼流通過所述第一網絡端口發送至所述第二網絡端口。

8.根據權利要求1~3任意一項或5或7所述的方法，其特征在于，所述CPU連接有維護接口。