[發(fā)明專利]基于FPGA芯片的控制裝置及電子設(shè)備在審
| 申請(qǐng)?zhí)枺?/td> | 202111241976.4 | 申請(qǐng)日： | 2021-10-25 |
| 公開（公告）號(hào)： | CN113970896A | 公開（公告）日： | 2022-01-25 |
| 發(fā)明（設(shè)計(jì)）人： | 吳帆;羅昊;宋杰;莊浩然;魯曉風(fēng);史興晨 | 申請(qǐng)（專利權(quán)）人： | 中國船舶重工集團(tuán)公司第七一一研究所 |
| 主分類號(hào)： | G05B19/042 | 分類號(hào)： | G05B19/042 |
| 代理公司： | 深圳紫藤知識(shí)產(chǎn)權(quán)代理有限公司 44570 | 代理人： | 黃威 |
| 地址： | 201108 *** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 基于 fpga 芯片 控制 裝置 電子設(shè)備 | ||
1.一種基于FPGA芯片的控制裝置，其特征在于，包括：FPGA芯片、DDR存儲(chǔ)器、Flash存儲(chǔ)器、PCIe接口和HDMI接口；所述FPGA芯片為所述控制裝置的中央處理器，所述FPGA芯片包括多對(duì)差分高速串行通信鏈路，并且通過所述差分高速串行通信鏈路分別與DDR存儲(chǔ)器、Flash存儲(chǔ)器、PCIe接口和HDMI接口連接；所述DDR存儲(chǔ)器用于緩存所述控制裝置的數(shù)據(jù)；所述Flash存儲(chǔ)器用于存儲(chǔ)所述FPGA芯片的配置文件；所述PCIe接口用于提供所述控制裝置與外部的上位機(jī)之間的數(shù)據(jù)傳輸；所述HDMI接口用于輸入/輸出視頻數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述FPGA芯片包括DDR控制器，所述DDR控制器通過DDR物理接口與所述DDR存儲(chǔ)器連接。
3.根據(jù)權(quán)利要求1或2所述的控制裝置，其特征在于，所述DDR存儲(chǔ)器為采用DDR3協(xié)議的存儲(chǔ)器。
4.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述FPGA芯片包括Flash控制器，所述Flash控制器采用SPI協(xié)議與所述Flash存儲(chǔ)器連接。
5.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述FPGA芯片包括PCIe控制器；所述PCIe控制器通過SERDES物理接口與所述PCIe接口相連。
6.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述FPGA芯片包括HDMI控制器，所述HDMI控制器通過多路選擇器與所述HDMI接口連接。
7.根據(jù)權(quán)利要求6所述的控制裝置，其特征在于，所述多路選擇器與所述HDMI接口直連，或所述多路選擇器通過HDMI收發(fā)器與所述HDMI接口連接。
8.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述控制裝置包括USB接口；所述USB接口用于提供串行控制的輸入/輸出。
9.根據(jù)權(quán)利要求8所述的控制裝置，其特征在于，所述FPGA芯片包括多個(gè)UART控制器，所述FPGA芯片通過低速總線與所述UART控制器連接，每一所述UART控制器各自通過USB轉(zhuǎn)UART芯片與所述USB接口連接。
10.根據(jù)權(quán)利要求8或9所述的控制裝置，其特征在于，所述USB接口為MINI B型接口。
11.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述控制裝置還包括以太網(wǎng)接口；所述以太網(wǎng)接口用于使所述控制裝置與外部裝置連接。
12.根據(jù)權(quán)利要求11所述的控制裝置，其特征在于，所述FPGA芯片包括多個(gè)以太網(wǎng)控制器，所述FPGA芯片通過低速總線與所述以太網(wǎng)控制器連接；每一所述以太網(wǎng)控制器各自通過以太網(wǎng)物理芯片與所述以太網(wǎng)接口連接。
13.根據(jù)權(quán)利要求11或12所述的控制裝置，其特征在于，所述以太網(wǎng)接口為采用RGMII協(xié)議的接口。
14.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述控制裝置還包括CAN總線接口；所述CAN總線接口用于使所述控制裝置通過CAN總線協(xié)議與外部裝置連接。
15.根據(jù)權(quán)利要求14所述的控制裝置，其特征在于，所述FPGA芯片包括多個(gè)CAN總線控制器，所述FPGA芯片通過低速總線與CAN總線控制器連接；每一所述CAN總線控制器各自通過CAN總線隔離收發(fā)器與所述CAN總線接口連接。
16.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述控制裝置還包括JTAG接口；所述JTAG接口用于提供所述控制裝置的調(diào)試端口。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國船舶重工集團(tuán)公司第七一一研究所，未經(jīng)中國船舶重工集團(tuán)公司第七一一研究所許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202111241976.4/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
