[發明專利]一種系統級封裝結構及其制作方法

在審

• 申請號: 202111223302.1
• 申請日: 2021-10-20
• 公開（公告）號: CN114121865A
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 李重
• 申請（專利權）人: 上海聞泰信息技術有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/64;H01L21/48
• 代理公司: 北京開陽星知識產權代理有限公司 11710
• 代理人: 王艷斌

本發明公開了一種系統級封裝結構，包括：至少一裸片、若干第一焊盤、至少一無源器件、導電框架、基島和封塑層；所述導電框架復用為所述無源器件和所述基島；所述裸片設置在所述基島上，所述第一焊盤設置在所述裸片上，所述裸片與所述第一焊盤電連接；所述第一焊盤與所述無源器件電連接；所述封塑層包覆所述裸片、所述第一焊盤、所述無源器件、所述導電框架和所述基島。本發明提供的系統級封裝結構，省去封裝實體無源器件到芯片當中，一方面可以提高生產效率，另一方面還可以實現系統級封裝結構的小型化。

技術領域

本公開涉及半導體封裝技術領域，尤其涉及一種系統級封裝結構及其制作方法。

背景技術

隨著半導體行業的發展，消費電子，車載，筆電等產品總體體積均朝著小型化、多功能化發展，而伴隨著小型化的發展趨勢，必然導致產品內部電路板的尺寸也要朝著小型化發展，并且電路板上重要的器件芯片及其外圍電路也需要進行小型化緊湊設計。

系統級封裝技術SIP(system in package)是將多個芯片和無源器件集中在一個封裝結構里，從而實現一個基本完整的功能。相比傳統的單個芯片和無源器件的分別封裝結構，系統級封裝結構可以實現更小的封裝體積和更低的封裝成本。

現有的封裝結構中，為了SIP封裝的小型化除了將不同芯片的裸片封裝到一起外還可以把芯片的外圍元器件如電阻電容電感等也封裝到一起。因為無源器件如電阻電容電感等有其業界標準的體積尺寸等原因必然使封裝后的SIP芯片體積變大，不利于SIP芯片小型化的需求，如果不把外圍器件封裝到一起，又會產生整個柔性電路板體積過大等問題，并且造成整個電路的寄生參數增高，電性能下降。

發明內容

為了解決上述技術問題或者至少部分地解決上述技術問題，本公開提供了一種系統級封裝結構及其制作方法。

本發明實施例提供了一種系統級封裝結構，包括：至少一裸片、若干第一焊盤、導電框架和封塑層；所述導電框架復用為無源器件和基島；所述裸片設置在所述基島上，所述第一焊盤設置在所述裸片上，所述裸片與所述第一焊盤電連接；所述第一焊盤與所述無源器件電連接；所述封塑層包覆所述裸片、所述第一焊盤、所述無源器件、所述導電框架和所述基島。

優選地，所述無源器件為電阻類、電感類和電容類元件中的至少一種元件。

優選地，包括引腳；所述引腳包括第一引腳和第二引腳，所述第一引腳與所述無源器件電連接，所述第二引腳用于連接外部電路。

優選地，包括導電引線，所述第一焊盤通過所述導電引線分別與所述第一引腳和所述第二引腳電連接。

優選地，所述封塑層的厚度為0.4mm-1.5mm。

優選地，所述導電框架的厚度為50um-300um。

本發明實施例還提供一種系統級封裝結構的制作方法，該方法包括：

提供載板，在所述載板上形成金屬層；

蝕刻所述金屬層得到導電框架，所述導電框架至少部分復用為無源器件和基島；

在所述基島上設置至少一裸片；

在所述裸片上設置若干第一焊盤，所述裸片與所述第一焊盤電連接；

在所述載板上形成包埋所述裸片、所述第一焊盤、所述無源器件、所述導電框架和所述基島的封塑層；

去除載板；

切割形成所述系統級封裝結構。

優選地，所述蝕刻所述金屬層得到導電框架，所述導電框架至少部分復用為無源器件和基島，包括：

蝕刻所述金屬層得到引腳，所述引腳包括第一引腳和第二引腳，所述第一引腳與所述無源器件電連接，所述第二引腳用于連接外部電路。