[發(fā)明專(zhuān)利]電壓比較器電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202111213605.5
• 申請(qǐng)日: 2021-10-19
• 公開(kāi)（公告）號(hào): CN113949368A
• 公開(kāi)（公告）日: 2022-01-18
• 發(fā)明（設(shè)計(jì)）人: 陳濤;周平
• 申請(qǐng)（專(zhuān)利權(quán)）人: 普冉半導(dǎo)體（上海）股份有限公司
• 主分類(lèi)號(hào): H03K5/24
• 分類(lèi)號(hào): H03K5/24
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 王江富

本發(fā)明公開(kāi)了一種電壓比較器電路，其預(yù)放大器電路對(duì)兩差分輸入端分別外接的電壓信號(hào)進(jìn)行差分放大輸出兩差分放大信號(hào)到鎖存器；鎖存器的輸出端作為電壓比較器電路的輸出端，輸出數(shù)字比較狀態(tài)值；其失調(diào)電壓補(bǔ)償電路包括N路VOP補(bǔ)償恒流源或/和N路VON補(bǔ)償恒流源；N路VOP補(bǔ)償恒流源、N路VON補(bǔ)償恒流源分別并聯(lián)在兩差分放大輸出端同地之間；在兩差分放大輸出端到地之間均斷路時(shí)，檢測(cè)得到鎖存器的輸出端輸出的數(shù)字比較狀態(tài)值的跳變時(shí)刻的兩差分輸入端分別外接的電壓信號(hào)的差值并作為補(bǔ)償電流設(shè)定參數(shù)；N路VOP補(bǔ)償恒流源或N路VON補(bǔ)償恒流源的接通路數(shù)同補(bǔ)償電流設(shè)定參數(shù)正相關(guān)。本發(fā)明能有效消除比較器失調(diào)電壓，有利于提高比較速度，降低電路面積。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體電路技術(shù)，特別是涉及一種電壓比較器電路。

背景技術(shù)

比較器是一種將輸入信號(hào)與參考信號(hào)作比較然后產(chǎn)生邏輯輸出電平的模塊，其廣泛的應(yīng)用于模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換中，并且是混合信號(hào)電路設(shè)計(jì)中的一個(gè)關(guān)鍵模塊。在模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換中，比較器的速度是整體轉(zhuǎn)換速度的一個(gè)限制因素。比較器另一個(gè)極為重要的指標(biāo)是失調(diào)電壓，它描述了比較器可以做出正確判決的最小輸入信號(hào)。對(duì)于流水線(xiàn)ADC(模數(shù)轉(zhuǎn)換)而言，比較器的失調(diào)至少要小于數(shù)字校正范圍。對(duì)于單級(jí)位數(shù)較多的流水線(xiàn)ADC而言，其失調(diào)電壓需要非常小。鑒于以上原因,設(shè)計(jì)一種高速低失調(diào)電壓比較器電路就成了需求。

中國(guó)專(zhuān)利201610344734.0公開(kāi)了一種高速低失調(diào)電壓比較器電路，其包括三級(jí)前置的低增益高帶寬預(yù)放大器電路和一級(jí)高速鎖存電路(LATCH)。該電壓比較器電路，由于高速鎖存電路(LATCH)采用了交叉耦合的正反饋結(jié)構(gòu)，再生時(shí)間很短，可以很快的得到比較結(jié)果，但鎖存電路的失調(diào)電壓較大，且會(huì)產(chǎn)生回踢噪聲，故需要采用預(yù)放大器進(jìn)行隔離。前置預(yù)放大器電路的作用是將微弱的信號(hào)放大，一方面可以減小鎖存器的傳輸延時(shí)，另一方面可以降低鎖存器的等效輸入失調(diào)電壓?？梢栽谇爸妙A(yù)放大器電路的前面連接采樣電路。該高速低失調(diào)電壓比較器電路，需要多個(gè)前置的低增益高帶寬預(yù)放大器電路，或者需要隔直電容，電路復(fù)雜，電路面積大。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題是提供一種電壓比較器電路，能有效消除比較器失調(diào)電壓，有利于提高比較速度，降低電路面積。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供的電壓比較器電路，其包括預(yù)放大器電路、鎖存器和失調(diào)電壓補(bǔ)償電路；

所述預(yù)放大器電路，其兩差分放大輸出端分別接所述鎖存器的兩輸入端；

所述預(yù)放大器電路，用于對(duì)其兩差分輸入端分別外接的電壓信號(hào)進(jìn)行差分放大，通過(guò)兩差分放大輸出端輸出兩差分放大信號(hào)到所述鎖存器；

所述鎖存器，其輸出端作為電壓比較器電路的輸出端，輸出數(shù)字比較狀態(tài)值；

所述失調(diào)電壓補(bǔ)償電路，包括N路VOP補(bǔ)償恒流源或/和N路VON補(bǔ)償恒流源，N為正整數(shù)；

N路VOP補(bǔ)償恒流源,并聯(lián)在一差分放大輸出端VOP同地之間；

N路VON補(bǔ)償恒流源,并聯(lián)在另一差分放大輸出端VON同地之間；

在N路VOP補(bǔ)償恒流源及N路VON補(bǔ)償恒流源均斷開(kāi)時(shí)，檢測(cè)得到所述鎖存器的輸出端輸出的數(shù)字比較狀態(tài)值由0變?yōu)?或由1變?yōu)?的時(shí)刻的兩差分輸入端分別外接的電壓信號(hào)的差值并作為補(bǔ)償電流設(shè)定參數(shù)；

所述N路VOP補(bǔ)償恒流源或N路VON補(bǔ)償恒流源的接通路數(shù)，同所述補(bǔ)償電流設(shè)定參數(shù)正相關(guān)。

較佳的，所述預(yù)放大器電路包括第零NMOS管N0、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第零PMOS管P0、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第零電阻R0及第一電阻R1；

第二NMOS管N2柵極接偏置電壓VBN,漏極接第零NMOS管N0及第一NMOS管N1的源極；