[發明專利]能降低米勒電容的功率半導體器件及制備方法

在審

• 申請號: 202111207125.8
• 申請日: 2021-10-18
• 公開（公告）號: CN113644125A
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 張廣銀;吳凱;楊飛;朱陽軍
• 申請（專利權）人: 芯長征微電子制造（山東）有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/78;H01L29/423;H01L21/331;H01L21/336
• 代理公司: 蘇州國誠專利代理有限公司 32293
• 代理人: 韓鳳

1.一種能降低米勒電容的功率半導體器件，包括半導體襯底以及設置于所述半導體襯底中心區的元胞區；所述元胞區內包括若干并聯分布的元胞，且元胞采用溝槽結構；其特征是：

在所述功率半導體器件的截面上，元胞包括元胞溝槽、制備于所述元胞溝槽內下部的槽底厚氧層以及支撐于所述槽底厚氧層上的槽內厚氧柱，槽內厚氧柱的頂端位于元胞溝槽槽口的下方；

在元胞溝槽內填充有柵極導電多晶硅，所述柵極導電多晶硅支撐在槽底厚氧層上且包覆槽內厚氧柱，柵極導電多晶硅通過柵氧化層與元胞溝槽的側壁絕緣隔離，柵氧化層與槽底厚氧層接觸。

2.根據權利要求1所述的能降低米勒電容的功率半導體器件，其特征是：所述槽底厚氧層的厚度大于柵氧化層的厚度，所述柵氧化層以及槽底厚氧層均為二氧化硅層。

3.根據權利要求1或2所述的能降低米勒電容的功率半導體器件，其特征是：所述槽內厚氧柱以及槽底厚氧層為同一工藝步驟層。

4.根據權利要求1所述的能降低米勒電容的功率半導體器件，其特征是：在所述元胞區的外圈還設置終端保護區，在半導體襯底的背面設置背面電極結構，利用背面電極結構能使得所述功率半導體器件為IGBT器件或MOSFET器件。

5.一種能降低米勒電容的功率半導體器件的制備方法，其特征是，用于制備權利要求1所述的功率半導體器件，所述制備方法包括如下步驟：

步驟1、提供半導體襯底，并在所述半導體襯底的正面進行溝槽刻蝕工藝，以能在半導體襯底內制備得到所需的元胞溝槽；

步驟2、在上述半導體襯底上淀積正面厚氧化層，所述正面厚氧化層填充在元胞溝槽內并覆蓋在半導體襯底的正面；

步驟3、并上述正面厚氧化層進行處理，以能得到位于元胞溝槽內的厚氧槽內體，所述厚氧槽內體在元胞溝槽內的深度低于元胞溝槽的深度；

步驟4、對上述厚氧槽內體進行刻蝕，以能制備得到所需的槽底厚氧層以及支撐于所述槽底厚氧層上的槽內厚氧柱，槽底厚氧層覆蓋元胞溝槽下部的側壁以及元胞溝槽的底壁；

步驟5、在上述元胞溝槽內制備柵氧化層，所述柵氧化層覆蓋元胞溝槽的側壁且柵氧化層與槽底厚氧層接觸；

步驟6、在上述元胞溝槽填充柵極導電多晶硅，柵極導電多晶硅支撐在槽底厚氧層上且包覆槽內厚氧柱，柵極導電多晶硅通過柵氧化層與元胞溝槽的側壁絕緣隔離。

6.根據權利要求5所述能降低米勒電容的功率半導體器件的制備方法，其特征是，所述槽底厚氧層的厚度大于柵氧化層的厚度，所述柵氧化層以及槽底厚氧層均為二氧化硅層。

7.根據權利要求5或6所述能降低米勒電容的功率半導體器件的制備方法，其特征是，步驟3中，對步驟2得到的正面厚氧化層進行平坦化，并對平坦化后的正面厚氧化層進行刻蝕，以能得到厚氧槽內體。

8.根據權利要求5所述能降低米勒電容的功率半導體器件的制備方法，其特征是，還包括正面工藝步驟以及背面工藝步驟，通過正面工藝步驟能形成所需的正面結構，利用背面工藝步驟能制備得到背面電極結構，利用背面電極結構能使得所述功率半導體器件為IGBT器件或MOSFET器件。

9.根據權利要求5所述能降低米勒電容的功率半導體器件的制備方法，其特征是，所述半導體襯底的材料包括硅。