[發(fā)明專利]3D非易失性存儲(chǔ)裝置及其讀數(shù)據(jù)方法、寫(xiě)數(shù)據(jù)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202111199608.8
• 申請(qǐng)日: 2021-10-14
• 公開(kāi)（公告）號(hào): CN114067879A
• 公開(kāi)（公告）日: 2022-02-18
• 發(fā)明（設(shè)計(jì)）人: 周小鋒
• 申請(qǐng)（專利權(quán)）人: 西安紫光國(guó)芯半導(dǎo)體有限公司
• 主分類(lèi)號(hào): G11C11/409
• 分類(lèi)號(hào): G11C11/409;G11C11/4093;G11C11/4096;H01L25/18
• 代理公司: 深圳市威世博知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 黎堅(jiān)怡

1.一種3D非易失性存儲(chǔ)裝置，其特征在于，包括：

控制晶圓，設(shè)有NVM接口；

緩存晶圓，設(shè)置在所述控制晶圓的一側(cè)，且與所述NVM接口電連接；

非易失性存儲(chǔ)晶圓，設(shè)置在所述控制晶圓設(shè)有所述緩存晶圓的一側(cè)，且與所述NVM接口電連接；

所述控制晶圓接收寫(xiě)請(qǐng)求，判斷所述緩存晶圓是否還有緩存空間，若否，所述控制晶圓將所述緩存晶圓中存儲(chǔ)的部分?jǐn)?shù)據(jù)轉(zhuǎn)存至所述非易失性存儲(chǔ)晶圓，并將所述寫(xiě)請(qǐng)求對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入所述緩存晶圓；

其中，轉(zhuǎn)存至所述非易失性存儲(chǔ)晶圓中的部分?jǐn)?shù)據(jù)為優(yōu)先級(jí)低的數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的3D非易失性存儲(chǔ)裝置，其特征在于，所述控制晶圓進(jìn)一步包括：

操作處理子模塊，與所述NVM接口連接，用于從所述寫(xiě)請(qǐng)求中獲取寫(xiě)地址及與所述寫(xiě)地址對(duì)應(yīng)的數(shù)據(jù)；

緩存子模塊，分別與所述操作處理子模塊及所述緩存晶圓連接，用于緩存所述寫(xiě)地址及與所述寫(xiě)地址對(duì)應(yīng)的數(shù)據(jù)；

內(nèi)存控制子模塊，分別與所述緩存子模塊及所述緩存晶圓連接，用于將與所述緩存子模塊內(nèi)的所述數(shù)據(jù)寫(xiě)入所述緩存晶圓；

NVM操作子模塊，分別與所述緩存晶圓及所述非易失性存儲(chǔ)晶圓連接，用于將所述緩存晶圓中存儲(chǔ)的數(shù)據(jù)直接寫(xiě)入至所述非易失性存儲(chǔ)晶圓。

3.根據(jù)權(quán)利要求1所述的3D非易失性存儲(chǔ)裝置，其特征在于，所述控制晶圓還用于按照預(yù)設(shè)規(guī)則對(duì)所述緩存晶圓中存儲(chǔ)的數(shù)據(jù)進(jìn)行優(yōu)先級(jí)排序。

4.根據(jù)權(quán)利要求3所述的3D非易失性存儲(chǔ)裝置，其特征在于，所述控制晶圓接收讀請(qǐng)求，在所述讀請(qǐng)求對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)在所述緩存晶圓時(shí)，所述控制晶圓從所述緩存晶圓讀取所述讀請(qǐng)求對(duì)應(yīng)的數(shù)據(jù)，并按照讀取頻率對(duì)所述讀請(qǐng)求對(duì)應(yīng)的數(shù)據(jù)進(jìn)行優(yōu)先級(jí)排序。

5.根據(jù)權(quán)利要求3或4所述的3D非易失性存儲(chǔ)裝置，其特征在于，所述控制晶圓將所述寫(xiě)請(qǐng)求對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入所述緩存晶圓時(shí)，記錄寫(xiě)入所述數(shù)據(jù)所用的時(shí)間，基于所述時(shí)間將寫(xiě)入所述緩存晶圓的數(shù)據(jù)進(jìn)行優(yōu)先級(jí)排序。

6.根據(jù)權(quán)利要求3所述的3D非易失性存儲(chǔ)裝置，其特征在于，在所述讀請(qǐng)求對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)在所述非易失性存儲(chǔ)晶圓時(shí)，所述控制晶圓從所述非易失性存儲(chǔ)晶圓中讀取所述讀請(qǐng)求對(duì)應(yīng)的數(shù)據(jù)，以反饋至外部設(shè)備，并將讀取的與所述讀請(qǐng)求對(duì)應(yīng)的數(shù)據(jù)轉(zhuǎn)存在所述緩存晶圓。

7.根據(jù)權(quán)利要求1所述的3D非易失性存儲(chǔ)裝置，其特征在于，所述非易失性存儲(chǔ)晶圓的接口寫(xiě)延遲與所述緩存晶圓的接口寫(xiě)延遲一致，所述緩存晶圓的容量滿足：

C_D≥2*L_N*(t_N/t_D)；

其中，所述C_D為所述緩存晶圓的容量，所述L_N為所述非易失性存儲(chǔ)晶圓每次寫(xiě)操作的數(shù)據(jù)長(zhǎng)度，所述t_N為所述非易失性存儲(chǔ)晶圓的接口寫(xiě)延遲，所述t_D為所述緩存晶圓的接口寫(xiě)延遲；所述緩存晶圓的帶寬大于或者等于所述非易失性存儲(chǔ)晶圓的帶寬。

8.根據(jù)權(quán)利要求7所述的3D非易失性存儲(chǔ)裝置，其特征在于，若所述緩存晶圓的容量滿足：C_D2*L_N*(t_N/t_D)，則所述控制晶圓將所述緩存晶圓中存儲(chǔ)的優(yōu)先級(jí)最低的數(shù)據(jù)轉(zhuǎn)存至所述非易失性存儲(chǔ)晶圓。

9.根據(jù)權(quán)利要求1所述的3D非易失性存儲(chǔ)裝置，其特征在于，所述控制晶圓包括第一鍵合面，所述緩存晶圓靠近所述控制晶圓的一側(cè)設(shè)有第二鍵合面，所述第二鍵合面與部分所述第一鍵合面形成第一三維異質(zhì)集成結(jié)構(gòu)，以將所述緩存晶圓與所述NVM接口電連接；

所述非易失性存儲(chǔ)晶圓靠近所述緩存晶圓的一側(cè)設(shè)有第三鍵合面，所述第三鍵合面與部分所述第一鍵合面形成第二三維異質(zhì)集成結(jié)構(gòu)，以將所述非易失性存儲(chǔ)晶圓與所述NVM接口電連接。