[發明專利]半導體結構及其制備工藝

在審

• 申請號: 202111199257.0
• 申請日: 2021-10-14
• 公開（公告）號: CN113948570A
• 公開（公告）日: 2022-01-18
• 發明（設計）人: 康曉旭
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/02
• 代理公司: 上海恒銳佳知識產權代理事務所(普通合伙) 31286
• 代理人: 黃海霞

1.一種半導體結構，其特征在于，包括由襯底、若干底部圖形結構和填充層構成的底部結構：

所述若干底部圖形結構設置于所述襯底，包括若干底部高圖形部和若干底部低圖形部；

填充層，覆蓋所述若干底部低圖形部的頂面，并填充所述若干底部低圖形部和所述若干底部高圖形部中任意兩個圖形部之間的空間；

任意一個所述底部低圖形部的高度低于任意一個所述底部高圖形部的高度，相鄰兩個所述底部高圖形部中間設置有至少一個所述底部低圖形部。

2.根據權利要求1所述的半導體結構，其特征在于，所述填充層包括若干功能層和若干功能調節層。

3.根據權利要求2所述的半導體結構，其特征在于，所述填充層包括由所述功能層和所述功能調節層交替堆疊形成的層疊結構。

4.根據權利要求3所述的半導體結構，其特征在于，所述功能層為反射層，所述功能調節層為反射調節層，以通過抑制所述反射層的結晶效應來改善所述反射層的平坦度。

5.根據權利要求1所述的半導體結構，其特征在于，所述若干底部低圖形部具有相同的高度，所述若干底部高圖形部具有相同的高度。

6.根據權利要求1所述的半導體結構，其特征在于，還包括堆疊設置于所述底部結構上的至少一層堆疊結構，所述至少一層堆疊結構覆蓋所述填充層的頂面；

每層所述堆疊結構均包括若干高圖形部、若干低圖形部和填充部，所述填充部覆蓋所述若干低圖形部的頂面，并填充所述若干高圖形部和所述若干低圖形部中任意兩個圖形部之間的空間；

相鄰兩層所述堆疊結構中的所述高圖形部一一對應設置，相鄰兩層所述堆疊結構中的所述低圖形部一一對應設置。

7.一種半導體結構的制備工藝，其特征在于，包括：

在襯底上形成若干底部高圖形部和若干底部低圖形部，其中，任意一個所述底部低圖形部的高度低于任意一個所述底部高圖形部的高度，且相鄰兩個所述底部高圖形部中間設置至少一個所述底部低圖形部；

沉積填充層，以使所述填充層覆蓋所述若干底部低圖形部的頂面，并填充所述若干底部低圖形部和所述若干底部高圖形部中任意兩個圖形部之間的空間，以形成底部結構。

8.根據權利要求7所述的半導體結構的制備工藝，其特征在于，所述在襯底上形成若干底部高圖形部和若干底部低圖形部包括：

在所述襯底上沉積第一介質層、然后對所述第一介質層進行刻蝕，以形成若干初始圖形，所述若干初始圖形的一部分作為所述底部低圖形部；

在所述若干初始圖形的另一部分沉積第二介質層，然后去除部分所述第二介質層以形成所述底部高圖形部。

9.根據權利要求7所述的半導體結構的制備工藝，其特征在于，所述沉積填充層包括：交替沉積功能層和功能調節層，以形成所述填充層。

10.根據權利要求7所述的半導體結構的制備工藝，其特征在于，還包括堆疊結構生成步驟，所述堆疊結構生成步驟包括：

在所述若干底部高圖形部的頂部形成與所述底部高圖形部一一對應的高圖形部，并在所述若干底部低圖形部的頂部形成與所述底部低圖形部一一對應的低圖形部；

沉積填充部，以使所述填充部覆蓋所述若干底部低圖形部的頂面，并填充所述若干底部低圖形部和所述若干底部高圖形部中任意兩個圖形部之間的空間，以形成一層堆疊結構。