[發(fā)明專利]半導體封裝裝置

在審

• 申請?zhí)枺?/td>: 202111188896.7
• 申請日: 2021-10-12
• 公開（公告）號: CN114050141A
• 公開（公告）日: 2022-02-15
• 發(fā)明（設(shè)計）人: 陳昭丞;張皇賢;周澤川
• 申請（專利權(quán)）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48;H01L23/49;H01L21/60
• 代理公司: 北京植德律師事務所 11780
• 代理人: 唐華東

本公開涉及半導體封裝裝置。該半導體封裝裝置包括：線路層，表面設(shè)置有焊盤，焊盤表面設(shè)置有金屬粒子層；電子元件，設(shè)置于線路層上，主動面通過打線與焊盤電連接，打線的一端鍵合至金屬粒子層上。通過在金屬粒子層上鍵合打線的一端，降低了打線與焊盤電連接時的鍵合溫度，進而改善因打線與焊盤直接結(jié)合時的鍵合溫度軟化線路層介電材料導致的焊盤下陷的問題。

技術(shù)領(lǐng)域

本公開涉及半導體封裝技術(shù)領(lǐng)域，具體涉及半導體封裝裝置。

背景技術(shù)

在扇出型重布線層上鍵合打線是目前新穎的封裝技術(shù)。在扇出型重布線層結(jié)構(gòu)中，PI(Polyimide，聚酰亞胺)軟材料被廣泛用作介電層和鈍化層，然而在打線鍵合制程時，打線金屬(例如銅Cu)與重布線層焊盤金屬(例如Cu)結(jié)合需要較高的溫度，通常在200攝氏度以上，因此結(jié)合過程中PI會因高溫而軟化，使重布線層焊盤下陷于PI內(nèi)，降低了打線與扇出型重布線層的鍵合效果。

發(fā)明內(nèi)容

本公開提供了半導體封裝裝置及其制造方法。

第一方面，本公開提供了一種半導體封裝裝置，包括：

線路層，表面設(shè)置有焊盤，所述焊盤表面設(shè)置有金屬粒子層；

電子元件，設(shè)置于所述線路層上，主動面通過打線與所述焊盤電連接，所述打線的一端鍵合至所述金屬粒子層上。

在一些可選的實施方式中，所述金屬粒子層包括平鋪的復數(shù)個金屬粒子。

在一些可選的實施方式中，所述金屬粒子層包括呈粒子矩陣排布的復數(shù)個金屬粒子。

在一些可選的實施方式中，所述金屬粒子層中相鄰的金屬粒子之間具有縫隙。

在一些可選的實施方式中，所述金屬粒子層的材料包括：銅、銀或金。

在一些可選的實施方式中，所述金屬粒子層的界面粗糙度包括10納米至100納米。

在一些可選的實施方式中，所述打線的一端與所述金屬粒子層鍵合的溫度小于150攝氏度。

在一些可選的實施方式中，所述打線的一端與所述金屬粒子層鍵合的抗拉伸強度大于5克。

在一些可選的實施方式中，所述金屬粒子層的厚度包括50納米至800納米。

在一些可選的實施方式中，所述金屬粒子層中金屬粒子的直徑包括25納米至200納米。

第二方面，本公開提供了一種半導體封裝裝置的制造方法，包括：

提供介電層；

刻蝕所述介電層的表面，以使所述介電層的表面形成粗糙界面；

在所述介電層表面濺射金屬粒子，以形成金屬粒子層；

提供線路層，所述線路層表面設(shè)置有焊盤；

將所述金屬粒子層設(shè)置于所述線路層上，并去除所述金屬粒子層與所述線路層表面非焊盤區(qū)域?qū)糠帧?/p>

在一些可選的實施方式中，所述金屬粒子層的厚度包括50納米至800納米。

在一些可選的實施方式中，所述方法還包括：

提供電子元件；

將所述電子元件設(shè)置于所述線路層上；

將打線的一端鍵合至所述電子元件，另一端鍵合至所述金屬粒子層，以使所述電子元件與所述焊盤電連接。