[發(fā)明專利]在芯片中實現(xiàn)異步卷積的方法、類腦芯片及電子設備

有效

• 申請?zhí)枺?/td>: 202111185514.5
• 申請日: 2021-10-12
• 公開（公告）號: CN113627603B
• 公開（公告）日: 2021-12-24
• 發(fā)明（設計）人: 喬寧;邢雁南;西克·薩迪克·尤艾爾阿明;白鑫;周凱
• 申請（專利權(quán)）人: 成都時識科技有限公司;上海時識科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04;G06N3/08
• 代理公司: 深圳紫藤知識產(chǎn)權(quán)代理有限公司 44570
• 代理人: 楊瑞

1.一種在芯片中實現(xiàn)異步卷積的方法，其特征在于，該芯片中包括若干被配置為執(zhí)行異步卷積的神經(jīng)元電路，第一神經(jīng)元電路屬于所述若干被配置為執(zhí)行異步卷積的神經(jīng)元電路中的一個；針對所述第一神經(jīng)元電路的異步卷積操作，包括如下步驟：

步驟S501：檢測到所述第一神經(jīng)元電路滿足激活條件時，執(zhí)行所述第一神經(jīng)元電路的脈沖或脈沖事件發(fā)放操作；以及，

池化操作：該池化操作將判斷是否丟棄所述第一神經(jīng)元電路發(fā)放的所述脈沖或脈沖事件；

步驟S503：確定與所述第一神經(jīng)元電路對應的且位于第一卷積核中的第一權(quán)重值，以及確定與所述第一神經(jīng)元電路和所述第一權(quán)重值對應的且位于第一目標特征圖中的第一目標神經(jīng)元電路，經(jīng)所述第一權(quán)重值加權(quán)，將所述第一神經(jīng)元電路發(fā)放的所述脈沖或脈沖事件投射至所述第一目標神經(jīng)元電路；并且，

至少一個卷積核被關聯(lián)至針對所述第一神經(jīng)元電路的異步卷積操作；分別經(jīng)過所述至少一個卷積核中的每一個權(quán)重值的加權(quán)，將所述第一神經(jīng)元電路發(fā)放的所述脈沖或脈沖事件投射至與該權(quán)重值和所述第一神經(jīng)元電路對應的目標神經(jīng)元電路；

步驟S505：基于所述第一目標神經(jīng)元電路更新后的神經(jīng)元電路狀態(tài)，判斷所述第一目標神經(jīng)元電路是否滿足激活條件；

步驟S507：若所述第一目標神經(jīng)元電路滿足激活條件，執(zhí)行針對所述第一目標神經(jīng)元電路的脈沖或脈沖事件發(fā)放操作，并執(zhí)行針對所述第一目標神經(jīng)元電路的異步卷積操作。

2.根據(jù)權(quán)利要求1所述的在芯片中實現(xiàn)異步卷積的方法，其特征在于：經(jīng)所述第一權(quán)重值加權(quán)，將所述第一神經(jīng)元電路發(fā)放的所述脈沖或脈沖事件投射至所述第一目標神經(jīng)元電路，具體為：

讀取所述第一權(quán)重值，然后在所述第一目標神經(jīng)元的當前神經(jīng)元電路狀態(tài)中加上或減去所述第一權(quán)重值。

3.根據(jù)權(quán)利要求1-2任意一項所述的在芯片中實現(xiàn)異步卷積的方法，其特征在于：所述若干被配置為執(zhí)行異步卷積的神經(jīng)元電路中的任意一個神經(jīng)元電路被激活而發(fā)放脈沖或脈沖事件時，分別經(jīng)過預定的卷積核集合中的每一個權(quán)重值加權(quán)，將該神經(jīng)元所發(fā)放的脈沖或脈沖事件分別投射至該神經(jīng)元和權(quán)重值所對應的目標神經(jīng)元集合中的每一個對應的目標神經(jīng)元。

4.根據(jù)權(quán)利要求1-2任意一項所述的在芯片中實現(xiàn)異步卷積的方法，其特征在于：所述激活條件具體為神經(jīng)元電路的膜電壓達到閾值。

5.一種類腦芯片，其特征在于：該類腦芯片中包括若干被配置為執(zhí)行異步卷積的神經(jīng)元電路，且該類腦芯片被配置為執(zhí)行如權(quán)利要求1-4任意一項所述的在芯片中實現(xiàn)異步卷積的方法。

6.一種電子產(chǎn)品，其包括第一接口模塊和第二接口模塊和處理模塊，以及響應模塊，其特征在于：該電子產(chǎn)品還包括如權(quán)利要求5所述的類腦芯片；該類腦芯片通過所述第一接口模塊與所述處理模塊相耦接，所述處理模塊通過所述第二接口模塊與所述響應模塊相耦接；所述的類腦芯片對輸入的環(huán)境信號進行識別，并將識別結(jié)果通過所述第一接口模塊傳輸至所述處理模塊，所述處理模塊根據(jù)所述識別結(jié)果生成控制指令，并通過所述第二接口模塊傳輸所述控制指令至所述響應模塊。