[發明專利]一種芯片隔離環設計及篩片方法

有效

• 申請號: 202111173606.1
• 申請日: 2021-10-09
• 公開（公告）號: CN113611629B
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 呂繼平;鄔海峰;王測天;鐘丹;劉瑩;石君;吳曉東;楊云婷;陳長風;童偉
• 申請（專利權）人: 成都嘉納海威科技有限責任公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01R31/28;B07C5/344
• 代理公司: 北京正華智誠專利代理事務所(普通合伙) 11870
• 代理人: 李林合

1.一種芯片隔離環設計及篩片方法，其特征在于，包括以下步驟：

S1、在芯片版圖設計階段，為每個芯片設計隔離環；

S2、在晶圓的CP測試階段，針對晶圓中的每個芯片，對芯片上的隔離環進行IV測試；

S3、根據隔離環的IV測試結果計算得到電壓差值；

S4、針對晶圓中的每個芯片，判斷其電壓差值是否在預設范圍內，若是則判定該芯片為正常芯片，否則判定該芯片具有隱裂紋缺陷；

S5、將判定具有隱裂紋缺陷的芯片在晶圓上做隔離標記，劃定晶圓的隔離區域，完成篩片；

所述步驟S1中為每個芯片設計隔離環的具體方法為：在芯片上用隔離線設置一個能夠將芯片內部電路包裹完全的開口環，在隔離線的一端設置PAD，將隔離線的另一端避開該PAD，并延長走線后在端點設置PAD，將兩個端點均設置有PAD的開口環作為隔離環；

所述步驟S2包括以下分步驟：

S21、在晶圓的CP測試階段，針對晶圓中的每個芯片，將隔離環上的一個PAD作為Port1端口，另一個PAD作為Port2端口；

S22、在Port2端口連接50Ω的接地電阻；

S23、在Port1端口依次輸入電流I₁和I₂，測量得到Port1端口對應的電壓V₁和V₂；

所述步驟S2中針對晶圓中的每個芯片，其IV測試條件均相同，即在每個芯片Port1端口輸入的電流I₁均相同，在每個芯片Port1端口輸入的電流I₂均相同，且I₁≠I₂；

所述步驟S3具體為：根據Port1端口的電壓V₁和V₂計算得到電壓差值?V= V₁ - V₂；

所述步驟S4中電壓差值的預設范圍為：V_low≤ΔV≤V_high，其中V_low表示預設的卡控門限最小值，V_high表示預設的卡控門限最大值。

2.根據權利要求1所述的芯片隔離環設計及篩片方法，其特征在于，所述卡控門限最小值V_low和卡控門限最大值V_high均通過N個芯片的電壓差值ΔV得到，N為晶圓中的芯片總數。