[發明專利]靴帶式開關

在審

• 申請號: 202111166539.0
• 申請日: 2021-09-30
• 公開（公告）號: CN115882835A
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 黃詩雄
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03K17/041
• 分類號: H03K17/041;H03K17/687
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 劉瑞賢

本發明公開了一種靴帶式開關，包含：第一晶體管、第二晶體管、第一電容、三個開關以及一個開關電路。開關電路包含第一開關、第二開關、第二電容以及反相器電路。第一晶體管接收輸入電壓并且輸出輸出電壓。第二晶體管的第一端接收輸入電壓，且第二端耦接第一電容的第一端。第一開關的控制端接收時鐘。第一開關耦接于一節點與一參考電壓之間。第二開關耦接于第一晶體管的控制端與該節點之間。反相器電路的輸入端耦接第一開關的控制端。第二電容耦接于該節點與反相器電路的輸出端之間。

技術領域

本申請涉及靴帶式開關(bootstrapped switch)，尤其涉及快速導通與快速關閉的靴帶式開關。

背景技術

圖1為現有的靴帶式開關的電路圖。靴帶式開關10包含開關101、開關102、開關103、開關104、開關105、N型金氧半場效晶體管(metal-oxide-semiconductor field-effect transistor,MOSFET)(以下簡稱NMOS晶體管)106以及抬舉電容(bootstrapcapacitor)107。靴帶式開關10的輸入端VI及輸出端VO分別耦接NMOS晶體管106的源極(source)與汲極(drain)。NMOS晶體管106的閘極(gate)一方面通過開關105耦接至電壓源V3，另一方面通過開關104耦接至抬舉電容107的其中一端及開關101的其中一端。開關101的另一端耦接電壓源V1。抬舉電容107的另一端通過開關102耦接至電壓源V2，以及通過開關103耦接至NMOS晶體管106的源極與靴帶式開關10的輸入端VI。電壓源V1為高電壓準位VDD，而電壓源V2及電壓源V3則為接地準位。靴帶式開關10的操作為本技術領域具有通常知識者所熟知，故不再贅述。

開關105的狀態(導通或不導通)決定NMOS晶體管106的狀態(導通或不導通)。換言之，開關105的反應時間愈短(即，使NMOS晶體管106的閘極愈快到達目標電壓)，NMOS晶體管106的狀態愈能夠與系統時鐘一致，使得靴帶式開關10的表現更佳(例如，速度更快、取樣的結果更準確)。換言之，開關105的設計在靴帶式開關10扮演重要的角色。

發明內容

鑒于先前技術之不足，本發明之一目的在于提供一種靴帶式開關以改善先前技術的不足。

本發明之一實施例提供一種靴帶式開關，用來接收一輸入電壓并且輸出一輸出電壓，包含：一第一晶體管、一第一電容、一第二晶體管、一第一開關、一第二開關、一第三開關、一第四開關、一第五開關、一反相器電路以及一第二電容。第一晶體管具有一第一端、一第二端及一第一控制端，其中，該第一晶體管由該第一端接收該輸入電壓，且由該第二端輸出該輸出電壓。第一電容具有一第三端及一第四端；第二晶體管具有一第五端、一第六端及一第二控制端，其中，該第二晶體管由該第五端接收該輸入電壓，該第六端電連接該第一電容的該第三端，且該第二控制端電連接該第一晶體管的該第一控制端。第一開關耦接于該第一電容的該第三端與一第一參考電壓之間。第二開關耦接于該第一電容的該第四端與一第二參考電壓之間。第三開關耦接于該第一電容的該第四端與該第一晶體管的該第一控制端之間。第四開關耦接于該第一晶體管的該第一控制端與一節點之間。第五開關具有一第三控制端且耦接于該節點與該第一參考電壓之間。反相器電路具有一輸入端及一輸出端，其中，該輸入端耦接該第五開關之該第三控制端，且該反相器電路用來反相該第三控制端之一電壓。第二電容具有一第七端及一第八端，其中，該第七端耦接該反相器電路之該輸出端，且該第八端耦接該節點。

本發明之靴帶式開關能夠快速導通及/或快速關閉。相較于傳統技術，本發明之靴帶式開關能夠操作在更高速。

有關本發明的特征、實作與功效，茲配合圖式作實施例詳細說明如下。

附圖說明

圖1為現有的靴帶式開關的電路圖；

圖2為本發明靴帶式開關之一實施例的電路圖；

圖3顯示時鐘Φ1及時鐘Φ1b的一個例子；