[發明專利]一種上下結構的屏蔽柵MOSFET器件的制作方法

在審

• 申請號: 202111158564.4
• 申請日: 2021-09-30
• 公開（公告）號: CN114038751A
• 公開（公告）日: 2022-02-11
• 發明（設計）人: 陳雪萌;王艷穎;錢曉霞;湯藝
• 申請（專利權）人: 上海道之科技有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 杭州九洲專利事務所有限公司 33101
• 代理人: 陳琦;陳繼亮

本發明公開了一種上下結構的屏蔽柵MOSFET的制作方法，該制作方法包括如下步驟：選定的外延硅襯底上進行溝槽刻蝕；通過熱氧化或熱氧化加沉積氧化層方式制備場氧化層；屏蔽柵多晶硅填充后做第一次回刻至硅表面；沉積氮化硅硬掩模層，接下來做有源區光刻及刻蝕，在氮化硅層上留下有源區窗口。之后在有源區窗口內做場氧化層濕法刻蝕，并進行第二次屏蔽柵多晶硅回刻，屏蔽柵多晶硅第二次回刻后其表面低于溝槽內場氧化層表面0.1微米；再用濕法刻蝕去掉硅表面的氧化層及溝槽中部分場氧化層，使溝槽中屏蔽柵與場氧層的高度差在0.2微米以內；然后對溝槽側壁及屏蔽柵同時進行氧化，形成柵氧化層和柵間氧化層；柵多晶硅填充和回刻形成控制柵。

技術領域

本發明涉及屏蔽柵MOSFET（SGT-MOSFET）器件的設計和制作技術領域，具體涉及一種上下結構的屏蔽柵MOSFET器件的制作方法。

背景技術

屏蔽柵MOSFET器件和傳統的溝槽型MOSFET相比具有導通電阻低，開關損耗低的優點，因此在中低壓功率半導體市場的應用逐漸增加。屏蔽柵溝槽型MOSFET結構的柵極同時包含屏蔽柵和控制柵，屏蔽柵的存在使器件擊穿時縱向電場類似與矩形分布，與傳統溝槽型MOSFET相比應用較小電阻率的外延就可以得到較高的擊穿電壓，從而使器件具有較小的導通電阻。根據屏蔽柵與控制柵在溝槽中相對位置，屏蔽柵MOSFET器件通常分為上下結構和左右結構兩種。對于上下結構的屏蔽柵MOSFET器件，目前成熟的制造工藝有兩種，主要是在形成屏蔽柵后，制作柵間氧化層（Inter Poly Oxide）的工藝方法和步驟的不同。一種是在屏蔽柵多晶硅沉積回刻到溝槽以內形成屏蔽柵，之后首先通過HDP填充屏蔽柵上面的溝槽再回刻蝕到一定深度來形成柵間氧化層，然后通過熱氧化在溝槽側壁形成柵氧化層，這種方法可以比較精確的控制柵間氧化層路的厚度，但是制作成本較高。另一種是屏蔽柵多晶硅沉積回刻到溝槽以內形成屏蔽柵，再進行場氧化層濕法刻蝕，通過熱氧化同時在溝槽側壁和屏蔽柵頂端形成柵氧化層和柵間氧化層，控制柵像一頂帽子包圍在屏蔽柵上部周圍，使得屏蔽柵和控制柵之間的電容面積較大，因此器件的輸入電容相對較大，同時在控制柵的底部也存在尖角，容易使屏蔽柵和控制柵之間的漏電變大，降低器件的可靠性。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種能有效降低生產成本，形成質量和均勻性較好的柵間氧化層，降低器件的電容，并且制備方法簡單易行，安全可靠的上下結構的屏蔽柵MOSFET器件的制作方法。

本發明的目的是通過如下技術方案來完成的，一種上下結構的屏蔽柵MOSFET器件的制作方法，所述制作方法包括如下步驟：

1）在選定的N外延硅襯底上淀積氧化層作為硬掩模，使用第一張掩膜版在N外延硅襯底上光刻并進行深溝槽刻蝕，同時形成原胞區和終端區的溝槽；

2）根據產品擊穿電壓的需求制備相應厚度的場氧化層；

3）沉積多晶硅，第一次多晶硅回刻接近硅表面形成屏蔽柵，然后通過化學機械拋光使硅表面的氧化層厚度小于2000A，目的是減少后續濕法刻蝕時的側向刻蝕；

4）進行氮化硅層沉積，氮化硅層的厚度為1000A~3000A；

5）使用第二張掩膜版對有源區的溝槽上方進行光刻，干法刻蝕去掉暴露出的氮化硅層；

6）通過濕法刻蝕去除有源區的溝槽側壁上的場氧化層，溝槽中刻蝕掉的氧化層深度為0.5um~1.5um，具體以器件設計的擊穿電壓，溝道長度達到最優來決定；

7）對原胞區溝槽中多晶硅進行第二次干法刻蝕，使多晶硅層低于場氧化層0.1~0.3微米；

8）濕法刻蝕去除氮化硅層，之后濕法刻蝕去掉硅表面的氧化層，使得溝槽中多晶硅屏蔽柵的高度高于或低于場氧化層的高度控制在0.2微米以內；

9）用熱氧化的方法在溝槽側壁形成柵氧化層，同時在多晶硅屏蔽柵的頂部形成柵間氧化層；

10）淀積柵多晶硅，并利用化學機械研磨或濕法刻蝕，刻蝕柵多晶硅至硅表面以形成器件的控制柵；

11）進行后續工藝處理以完成屏蔽柵MOSFET器件的制作。