[發明專利]基準電路、集成電路及電子設備

有效

• 申請號: 202111158437.4
• 申請日: 2021-09-28
• 公開（公告）號: CN113885639B
• 公開（公告）日: 2023-05-05
• 發明（設計）人: 許建超;孫添平;陳世超;戴貴榮;戴慶田
• 申請（專利權）人: 深圳市愛協生科技股份有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 北京科家知識產權代理事務所(普通合伙) 11427
• 代理人: 陳炳成

本申請涉及電路領域，特別涉及一種基準電路、集成電路及電子設備。本申請的基準電路包括第一開關管、第二開關管、第三開關管、第四開關管、第五開關管、第一電阻、第二電阻、第三電阻；本申請的基準電路不易受到襯底注入和襯底干擾的影響，提高基準電路的抗干擾能力；且本申請的結構不存在簡并態，絕對穩定可靠，因此不需要增加額外的啟動電路；本申請的結構電流選取可大可小，只影響電壓離散度性能，可根據需求選擇，電流大小不影響可靠性；本申請的結構面積遠小于傳統使用二極管或者三極管的結構，空間占用較小。

技術領域

本發明涉及電路領域，特別涉及一種基準電路、集成電路及電子設備。

背景技術

基準電路幾乎是所有芯片必需的電路模塊，其作用非常關鍵。由于基準電路的特殊性即通常設計為上電就工作并且不能關閉，因此，對基準電路的電量消耗的要求較為苛刻。

傳統的基準電路，無論哪種結構，都需要使用二極管或者三極管。然而，在高壓液晶驅動器(LCD-Driver)工藝中，二極管或者三極管器件被證明是不可靠的器件，非常容易受到襯底注入和襯底擾動的干擾。因此在高壓LCD-Driver工藝中，基準電路往往極容易受到干擾而短暫失效，導致芯片工作不正常。

發明內容

本申請實施例的主要目的在于提出一種基準電路、集成電路及電子設備，提高基準電路的抗干擾能力。

為實現上述目的，本申請實施例提供了一種基準電路，包括：第一開關管、第二開關管、第三開關管、第四開關管、第五開關管、第一電阻、第二電阻、第三電阻；所述第一電阻的第一端連接所述電源，所述第一電阻的第二端連接所述第一開關管的漏極，所述第一開關管的源極接地，所述第一開關管的柵極連接所述第二電阻的第一端，所述第二電阻的第二端接地；所述第二開關管的柵極連接所述第一電阻的第二端，所述第二開關管的漏極連接所述第三開關管的漏極，所述第二開關管的源極接地；所述第三開關管的源極連接所述電源，所述第三開關管的柵極連接所述第四開關管的柵極，所述第四開關管的源極連接所述電源，所述第四開關管的漏極連接所述第二電阻的第一端，所述第四開關管的柵極連接所述第四開關管的漏極；所述第五開關管的柵極連接所述第四開關管的柵極，所述第五開關管的源極連接所述電源，所述第五開關管的漏極連接所述第三電阻的第一端，所述第三電阻的第二端接地；所述第五開關管的漏極與第三電阻的第一端之間存在一個節點，所述節點作為所述基準電路的輸出端。

本申請實施例還提供了一種集成電路，包括上述的基準電路。

本申請實施例還提供了一種電子設備，包括上述的集成電路。

本申請通過使用MOS管，不易受到襯底注入和襯底干擾的影響，提高基準電路的抗干擾能力；且這種結構不存在簡并態，絕對穩定可靠，因此不需要增加額外的啟動電路；這種結構電流選取可大可小，只影響電壓離散度性能，可根據需求選擇，電流大小不影響可靠性；這種結構使用MOS管和電阻，面積遠小于傳統使用二極管或者三極管的結構，空間占用較小。

另外，所述第一開關管、所述第二開關管為NMOS管；所述第三開關管、第四開關管、第五開關管為PMOS管。

另外，所述第三電阻為可變電阻。

另外，所述基準電路還包括密勒補償模塊；所述密勒補償模塊的第一端連接所述第一電阻的第二端，所述密勒補償模塊的第二端連接所述第二電阻的第一端。

另外，所述密勒補償模塊包括第四電阻、電容；所述第四電阻的第一端作為所述密勒補償模塊的第一端，所述第四電阻的第二端連接所述電容的第一端，所述電容的第二端作為所述密勒補償模塊的第二端。

附圖說明

一個或多個實施例通過與之對應的附圖中的圖片進行示例性說明，這些示例性說明并不構成對實施例的限定，附圖中具有相同參考數字標號的元件表示為類似的元件，除非有特別申明，附圖中的圖不構成比例限制。