[發明專利]一種減小米勒電容的MOSFET制造方法

在審

• 申請號: 202111157342.0
• 申請日: 2021-09-30
• 公開（公告）號: CN113782447A
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 潘光燃;胡瞳騰
• 申請（專利權）人: 深圳市芯電元科技有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 深圳市中融創智專利代理事務所(普通合伙) 44589
• 代理人: 鄒藍;葉垚平

1.一種減小米勒電容的MOSFET制造方法，其特征在于，包括以下步驟：

步驟S1：在襯底的表面生長外延層，并在外延層中形成溝槽，并在溝槽表面形成第一氧化層；

步驟S2：在第一氧化層表面生成氮化硅，并在氮化硅上淀積第一多晶硅，將溝槽內的第一多晶硅進行腐蝕，保留溝槽底部的部分第一多晶硅；

步驟S3：去除氮化硅及第一氧化層，使得氮化硅及第一氧化層的高度與第一多晶硅的高度相同；

步驟S4：在溝槽側壁生成第二氧化層，第二氧化層延伸至第一氧化層一側，在第一多晶硅的頂部同步生長第三氧化層；

步驟S5：在溝槽內淀積第二多晶硅，并腐蝕第二多晶硅，使得第二多晶硅的高度低于溝槽的高度。

2.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于：所述溝槽的深度為1.0-3.0微米。

3.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于：所述第一多晶硅為N型重摻雜的多晶硅。

4.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于：在上述步驟S2中，保留溝槽底部的部分第一多晶硅的厚度為0.3-0.6微米。

5.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于：所述第一氧化層的厚度為30-300納米，所述氮化硅的厚度為30-200納米。

6.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于：上述步驟S4中，所述第二氧化層及所述第三氧化層同時在同一個氧化工藝中同步生長成型；

該氧化工藝采用800-1100攝氏度的溫度參數。

7.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于：所述第二氧化層的厚度為15-80納米，所述第三氧化層的厚度為30-240納米。

8.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于：MOSFET的類型與第二多晶硅的摻雜類型相同。

9.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于，上述步驟S5之后還包括：

步驟S6：在外延層中依次形成體區和源區；

所述體區在靠近溝槽底部的末端高于所述第二多晶硅在靠近溝槽底部的末端，兩者在對應溝槽底部的末端相差0.1-0.3微米。

10.根據權利要求1所述的減小米勒電容的MOSFET制造方法，其特征在于：步驟S2具體包括以下步驟：

步驟S21：在所述第一氧化層表面生成氮化硅；

步驟S22：采用高溫退火的工藝方法對第一氧化層和氮化硅進行致密化處理，所述高溫退火的溫度超過850攝氏度；

步驟S23：在氮化硅上淀積第一多晶硅，將溝槽內的第一多晶硅進行腐蝕，保留溝槽底部的部分第一多晶硅。