[發明專利]一種單刀雙擲射頻開關

有效

• 申請號: 202111156263.8
• 申請日: 2021-09-30
• 公開（公告）號: CN113595542B
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 袁小芳;劉成鵬;姚靜石
• 申請（專利權）人: 成都明夷電子科技有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 成都君合集專利代理事務所(普通合伙) 51228
• 代理人: 尹新路

1.一種單刀雙擲射頻開關，其特征在于，設置有ANT天線輸入端口，通過所述ANT天線輸入端口連接有TX-ANT通道、ANT-RX通道和靜電泄放通道；所述TX-ANT通道和ANT-RX通道都包括一個串聯枝節和并聯枝節；

所述ANT天線輸入端口分別連接TX-ANT通道和ANT-RX通道的串聯枝節后，通過各自連接的串聯枝節再與對應的并聯枝節連接后引出對應的TX端口和RX端口；

所述TX-ANT通道的串聯枝節中包括n個串聯的晶體管，TX-ANT通道的并聯枝節中包括m個串聯的晶體管；所述ANT-RX通道的串聯枝節中包括m個串聯的晶體管，ANT-RX通道的并聯枝節中包括n個串聯的晶體管；所述TX-ANT通道的串聯枝節和ANT-RX通道的并聯枝節中的晶體管的柵極連接邏輯控制電平VC；所述TX-ANT通道的并聯枝節和ANT-RX通道的串聯枝節的晶體管的柵極連接邏輯控制電平NVC；所述邏輯控制電平VC與邏輯控制電平NVC之間幅度相等，相位相差180°；

所述靜電泄放通道設置三組，每組靜電泄放通道的輸出端接地，一組靜電泄放通道的輸入端搭接在ANT天線輸入端口上，一組靜電泄放通道的輸入端搭接在TX端口上，一組靜電泄放通道的輸入端搭接在RX端口上；

所述靜電泄放通道包括晶體管M1-晶體管Mk，共k組晶體管，k組晶體管之間通過彼此的源極和漏極進行串聯；所述k的數值等于所述數值m和數值n中較大的一個數值；

在所述晶體管M1的源極以及晶體管Mk的漏極上都分別搭接有一個電容C；每個所述電容C的兩端都搭接有并聯的兩個二極管組；一個所述二極管組中包括多個方向一致的二極管，一個電容C對應的兩組二極管組的組間方向相反；

所述晶體管M1-晶體管Mk的柵極都連接邏輯控制低電平VC1；

連接在晶體管M1的源極上的電容C的輸入端即為所述靜電泄放通道的輸入端，連接在晶體管Mk的漏極上的電容C的輸出端即為所述靜電泄放通道的輸出端；

所述TX-ANT通道的串聯枝節設置有晶體管M11-晶體管M1n共n個晶體管，n個晶體管之間通過彼此的源極和漏極進行串聯，所述晶體管M11的源極與所述ANT天線輸入端口連接，所述晶體管M1n的漏極連接TX-ANT通道的并聯枝節

在TX-ANT通道的串聯枝節中設置有n+1個晶體管等壓電阻R1、n個晶體管穩定電阻R2和n個電平穩定電阻Rb；

有n-1個晶體管等壓電阻R1分別搭接在所述晶體管M11-晶體管M1n的源極與漏極之間，還有兩個晶體管等壓電阻R1分別搭接在晶體管M11的源極以及晶體管M1n的漏極上；然后TX-ANT通道的串聯枝節的n+1個晶體管等壓電阻R1之間搭接在一起；

n個所述晶體管穩定電阻R2分別對應搭接在晶體管M11-晶體管M1n的柵極上，然后與邏輯控制電平VC連接；

n個所述電平穩定電阻Rb接地后分別對應連接在晶體管M11-晶體管M1n的體端；

所述TX-ANT通道的并聯枝節設置有晶體管N11-晶體管N1m共m個晶體管，m個晶體管之間通過彼此的源極和漏極進行串聯后通過晶體管N11的漏極并聯搭接在TX-ANT通道上；

在所述TX-ANT通道的并聯枝節中設置有m個晶體管等壓電阻R1、m個晶體管穩定電阻R2和m個電平穩定電阻Rb；

m個所述晶體管等壓電阻R1分別對應搭接在晶體管N11-晶體管N1m的一個晶體管的源極和漏極上；

m個所述晶體管穩定電阻R2分別對應搭接在晶體管N11-晶體管N1m的一個晶體管的柵極上，然后與邏輯控制電平NVC連接；

m個所述電平穩定電阻Rb接地后分別對應搭接在晶體管N11-晶體管N1m的一個晶體管的的體端；

所述TX-ANT通道的并聯枝節中還設置有固定電阻R3，所述固定電阻R3接地后與晶體管N1m的源極連接，所述固定電阻R3的阻值為50歐姆；

所述ANT-RX通道的串聯枝節設置有晶體管M21-晶體管M2m共m個晶體管，m個晶體管之間通過彼此的源極和漏極進行串聯，所述晶體管M21的源極與所述ANT天線輸入端口連接，所述晶體管M2m的漏極連接ANT-RX通道的并聯枝節

在ANT-RX通道的串聯枝節中設置有m+1個晶體管等壓電阻R1、m個晶體管穩定電阻R2和m個電平穩定電阻Rb；

有m-1個晶體管等壓電阻R1分別搭接在所述晶體管M21-晶體管M2m的源極與漏極之間，還有兩個晶體管等壓電阻R1分別搭接在晶體管M21的源極以及晶體管M2m的漏極上；然后ANT-RX通道的串聯枝節的m+1個晶體管等壓電阻R1之間搭接在一起；

m個所述晶體管穩定電阻R2分別對應搭接在晶體管M21-晶體管M2m的柵極上，然后與邏輯控制電平VC連接；

m個所述電平穩定電阻Rb接地后分別對應連接在晶體管M21-晶體管M2m的體端；

所述ANT-RX通道的并聯枝節設置有晶體管N21-晶體管N2n共n個晶體管，n個晶體管之間通過彼此的源極和漏極進行串聯后通過晶體管N21的漏極并聯搭接在ANT-RX通道上；

在所述ANT-RX通道的并聯枝節中設置有n個晶體管等壓電阻R1、n個晶體管穩定電阻R2和n個電平穩定電阻Rb；

n個所述晶體管等壓電阻R1分別對應搭接在晶體管N21-晶體管N2n的一個晶體管的源極和漏極上；

n個所述晶體管穩定電阻R2分別對應搭接在晶體管N21-晶體管N2n的一個晶體管的柵極上，然后與邏輯控制電平NVC連接；

n個所述電平穩定電阻Rb接地后分別對應搭接在晶體管N21-晶體管N2n的一個晶體管的的體端；

所述ANT-RX通道的并聯枝節中還設置有固定電阻R3，所述固定電阻R3接地后與晶體管N2n的源極連接，所述固定電阻R3的阻值為50歐姆；

每個所述靜電泄放通道中還設置有k+1個晶體管等壓電阻R1、k個晶體管穩定電阻R2和k個電平穩定電阻Rb；

有k-1個晶體管等壓電阻R1分別搭接在所述晶體管M1-晶體管Mk的源極與漏極之間，還有兩個晶體管等壓電阻R1分別搭接在晶體管M1的源極以及晶體管Mk的漏極上；

k個所述晶體管穩定電阻R2分別對應搭接在晶體管M1-晶體管Mk的柵極上，然后與邏輯控制低電平VC1連接；

k個所述電平穩定電阻Rb接地后分別對應連接在晶體管M1-晶體管Mk的體端；

所述ANT-RX通道還設置有兩個電容C1，兩個電容C1分別設置在所述ANT-RX通道上與ANT天線輸入端口連接的一側以及RX端口的一側；

所述TX-ANT通道還設置有兩個電容C1，兩個電容C1分別設置在所述TX-ANT通道上與ANT天線輸入端口連接的一側以及TX端口的一側。