[發明專利]存儲器及其讀取方法、存儲器系統

在審

• 申請號: 202111151180.X
• 申請日: 2021-09-29
• 公開（公告）號: CN113921046A
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 魏汝新
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C5/02
• 分類號: G11C5/02;G11C16/26;G11C16/30
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張雪;張穎玲

本公開實施例公開了一種存儲器及其讀取方法、存儲器系統。所述存儲器包括：存儲單元陣列；外圍電路，與存儲單元陣列耦接，包括：多個驅動電路；電壓產生電路，用于產生目標讀取參考電壓；驅動線，位于電壓產生電路與多個驅動電路之間，用于將目標讀取參考電壓提供至多個驅動電路；感測線，一端耦接至電壓產生電路，另一端耦接至驅動線和多個驅動電路的耦接節點，用于將驅動線和多個驅動電路的耦接節點位置的實際讀取參考電壓傳輸至電壓產生電路；電壓產生電路，還用于根據實際讀取參考電壓，調整目標讀取參考電壓的取值，并將調整后的目標參考電壓提供至驅動電路，以對存儲單元陣列執行讀取操作。

技術領域

本公開實施例涉及但不限于半導體領域，尤其涉及一種存儲器及其讀取方法、存儲器系統。

背景技術

NAND存儲器作為一種非易失性存儲器，具有成本低、容量高、改寫速度快等優點。在NAND存儲器中，通常外圍電路向存儲單元供電，以實現各種邏輯操作，例如，讀取操作、編程(寫入)操作和擦除操作。

相關技術中，通過設置金屬布線(metal routing)可實現外圍電路與存儲單元的電連接。以讀取操作為例，金屬布線可將外圍電路中電源產生的讀取電壓提供至多個驅動電路，以驅動與多個驅動電路分別電連接的存儲面或存儲塊執行讀取操作。然而，外圍電路產生的讀取電壓沿金屬布線傳輸至多個驅動電路的過程中可能會減小，產生電壓降(IRdrop)，導致驅動存儲面或存儲塊執行讀取操作的電壓減小，影響存儲器的正常讀取、甚至產生誤讀。因此，如何減小外圍電路產生的讀取電壓沿金屬布線傳輸的電壓降，以保證存儲器的正常讀取，成為亟需解決的問題。

發明內容

有鑒于此，本公開實施例提供一種存儲器及其讀取方法、存儲器系統。

根據本公開實施例的第一方面，提供一種存儲器，包括：

存儲單元陣列；

外圍電路，與所述存儲單元陣列耦接，包括：

多個驅動電路；

電壓產生電路，用于產生目標讀取參考電壓；

驅動線，位于所述電壓產生電路與所述多個驅動電路之間，用于將所述目標讀取參考電壓提供至所述多個驅動電路；

感測線，一端耦接至所述電壓產生電路，另一端耦接至所述驅動線和所述多個驅動電路的耦接節點，用于將所述驅動線和所述多個驅動電路的耦接節點位置的實際讀取參考電壓傳輸至所述電壓產生電路；

所述電壓產生電路，還用于根據所述實際讀取參考電壓，調整所述目標讀取參考電壓的取值，并將調整后的所述目標參考電壓提供至所述驅動電路，以對所述存儲單元陣列執行讀取操作。

在一些實施例中，所述驅動線的一端，具體與所述電壓產生電路耦接于第一節點；所述驅動線的另一端，具體與所述多個驅動電路耦接于第二節點；其中，在所述電壓產生電路產生所述目標讀取參考電壓時，所述第一節點的第一電壓值大于所述第二節點的第二電壓值；

所述感測線的一端，具體與所述電壓產生電路耦接于第三節點；所述感測線的另一端具體耦接于所述第二節點；其中，在所述電壓產生電路產生所述目標讀取參考電壓時，所述第三節點的第三電壓值等于所述第二節點的第二電壓值；

所述感測線，具體用于將所述第三電壓值傳輸至所述電壓產生電路。

在一些實施例中，所述電壓產生電路，具體用于根據所述感測線傳輸的所述第三電壓值與所述第一電壓值的差值，確定所述目標讀取參考電壓沿所述驅動線的電壓降，并根據所述電壓降調整所述目標讀取參考電壓的取值。

在一些實施例中，所述電壓產生電路，還包括：比較器和驅動模塊；

所述比較器，位于所述感測線與所述驅動模塊之間，用于比較所述第三電壓值與預設參考電壓的大小；