[發明專利]存儲器芯片及存儲器裝置

在審

• 申請號: 202111147340.3
• 申請日: 2021-09-29
• 公開（公告）號: CN113870908A
• 公開（公告）日: 2021-12-31
• 發明（設計）人: 陳彥儒
• 申請（專利權）人: 鴻海精密工業股份有限公司
• 主分類號: G11C5/02
• 分類號: G11C5/02;G11C5/10
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 薛恒;徐川

一種存儲器芯片包括存儲器單元電路、周邊電路、互連結構及控制邏輯電路。周邊電路位于存儲器單元電路之下，電性連接存儲器單元電路?；ミB結構位于存儲器單元電路的側面。控制邏輯電路位于互連結構之下，控制邏輯電路電性連接互連結構及周邊電路，且包括動態隨機存取存儲器。在包含存儲器芯片的存儲器裝置中，由于控制邏輯電路整合于存儲器芯片中，存儲器裝置不須設置控制器芯片，從而可降低存儲器裝置的制造成本且提升信號傳輸速度，可有利于小型化存儲器裝置的體積，且節省出來的空間則可以設置更多的存儲器芯片，提升存儲器裝置的儲存空間。

技術領域

本揭示內容是關于一種存儲器芯片及存儲器裝置。

背景技術

一般而言，在包括存儲器芯片的電子設備中，通常須設置控制器芯片以管理或控制存儲器芯片，然而，由于控制器芯片與存儲器芯片是分別獨立設置，從而會增加制造電子設備的成本，例如封裝成本，此外，由于電子設備包含多個芯片，亦不利于小型化存儲器裝置。然而，近年來，電子設備的發展趨勢是往高集成、小型化及高速化的方向發展。

鑒于上述，需要提供一種新的存儲器芯片以克服上述問題。

發明內容

本揭示內容提供一種存儲器芯片，其包括存儲器單元電路(Memory cellcircuit)、周邊電路(Periphery circuit)、互連結構(Interconnect structure)及控制邏輯電路(Control logic circuit)。周邊電路位于存儲器單元電路之下，電性連接存儲器單元電路?；ミB結構位于存儲器單元電路的側面。控制邏輯電路位于互連結構之下，控制邏輯電路電性連接互連結構及周邊電路，且包括動態隨機存取存儲器(Dynamic random-accessmemory,DRAM)。

在一些實施方式中，動態隨機存取存儲器包括電容器數組，電容器數組包括多個電容器，各電容器包括導電柱、絕緣層及導電接點，絕緣層覆蓋導電柱的側面及下表面，導電接點位于絕緣層之下。

在一些實施方式中，控制邏輯電路包括精簡指令集核心(Reduced instructionset computer core,RISC Core)及存儲器控制器(Memory controller)，精簡指令集核心連接存儲器控制器及動態隨機存取存儲器，存儲器控制器電性連接周邊電路。

在一些實施方式中，控制邏輯電路還包括只讀存儲器(Read-only memory,ROM)，只讀存儲器連接精簡指令集核心。

在一些實施方式中，控制邏輯電路還包括修正錯誤電路(Error correctioncircuit,ECC)，修正錯誤電路連接存儲器控制器。

在一些實施方式中，控制邏輯電路還包括接口電路(Interface circuit)及電源管理電路(Power management circuit)，接口電路連接電源管理電路及精簡指令集核心，且連接互連結構。

在一些實施方式中，周邊電路包括邏輯控制器(Logic control)、暫存器(Register)、解碼器(Decoder)及輸入及輸出控制器(I/O control)，暫存器連接邏輯控制器與I/O控制器，解碼器連接邏輯控制器與I/O控制器。

在一些實施方式中，存儲器芯片，還包括電源管理電路，邏輯控制器連接至電源管理電路。

在一些實施方式中，存儲器單元電路為非揮發性存儲器(non-volatile memory,NVM)單元電路。

本揭示內容提供一種存儲器裝置，包括至少二個前述任一實施方式所述的存儲器芯片及至少一接合線。這些存儲器芯片堆疊設置。至少一接合線將這些存儲器芯片中的這些互連結構相互電性連接。

應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，并旨在提供所要求的本揭示內容的進一步說明。

附圖說明