[發(fā)明專利]集成電路存儲(chǔ)器裝置和靜態(tài)隨機(jī)存取存儲(chǔ)器裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202111145879.5
• 申請(qǐng)日: 2021-09-28
• 公開（公告）號(hào): CN114496023A
• 公開（公告）日: 2022-05-13
• 發(fā)明（設(shè)計(jì)）人: 崔泰敏;鄭盛旭;趙健熙
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社;延世大學(xué)校產(chǎn)學(xué)協(xié)力團(tuán)
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413;G11C11/416
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 李娜;趙莎

1.一種集成電路存儲(chǔ)器裝置，包括：

靜態(tài)隨機(jī)存取存儲(chǔ)器單元，所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元連接到字線和一對(duì)位線；

電荷存儲(chǔ)電路，所述電荷存儲(chǔ)電路電耦接到所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元，所述電荷存儲(chǔ)電路包括電耦接于電荷存儲(chǔ)節(jié)點(diǎn)與接地參考線之間的開關(guān)晶體管，所述電荷存儲(chǔ)節(jié)點(diǎn)電連接到所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元；以及

開關(guān)控制器，所述開關(guān)控制器電耦接到所述電荷存儲(chǔ)電路，所述開關(guān)控制器被配置為在寫入操作期間關(guān)斷所述開關(guān)晶體管，同時(shí)電荷在所述一對(duì)位線中的第一位線與所述電荷存儲(chǔ)節(jié)點(diǎn)之間傳輸。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，所述電荷存儲(chǔ)電路包括電耦接在所述一對(duì)位線中的所述第一位線與所述電荷存儲(chǔ)節(jié)點(diǎn)之間的第一寫入輔助晶體管；并且其中，所述開關(guān)控制器還被配置為導(dǎo)通所述第一寫入輔助晶體管以使電荷能夠從所述一對(duì)位線中的所述第一位線向所述電荷存儲(chǔ)節(jié)點(diǎn)正向傳輸。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器裝置，其中，所述開關(guān)控制器還被配置為一旦所述寫入操作完成，就導(dǎo)通所述第一寫入輔助晶體管，從而使電荷能夠從所述電荷存儲(chǔ)節(jié)點(diǎn)向所述一對(duì)位線中的所述第一位線反向傳輸。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器裝置，其中，所述開關(guān)控制器還被配置為在所述寫入操作的尾部期間關(guān)斷所述第一寫入輔助晶體管；并且其中，所述寫入操作在所述字線從無效邏輯電平切換到有效邏輯電平時(shí)開始，并且在所述字線接下來從所述有效邏輯電平切換到所述無效邏輯電平時(shí)終止。

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元包括第一NMOS下拉晶體管和第二NMOS下拉晶體管，所述第一NMOS下拉晶體管的源極端子和所述第二NMOS下拉晶體管的源極端子經(jīng)由所述電荷存儲(chǔ)電路電連接在一起；并且其中，所述第一NMOS下拉晶體管和所述第二NMOS下拉晶體管中的一者的所述源極端子在所述寫入操作的一部分期間被電浮置。

6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元包括第一NMOS下拉晶體管和第二NMOS下拉晶體管，所述第一NMOS下拉晶體管的源極端子和所述第二NMOS下拉晶體管的源極端子電連接到所述開關(guān)晶體管的漏極端子；并且其中，所述第一NMOS下拉晶體管和所述第二NMOS下拉晶體管中的一者的所述源極端子以及所述開關(guān)晶體管的所述漏極端子在所述寫入操作的一部分期間被電浮置。

7.一種集成電路存儲(chǔ)器裝置，包括：

靜態(tài)隨機(jī)存取存儲(chǔ)器單元，所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元連接到字線和一對(duì)位線；

電荷存儲(chǔ)電路，所述電荷存儲(chǔ)電路電耦接到所述一對(duì)位線、所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元內(nèi)的第一NMOS下拉晶體管的源極端子以及所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元內(nèi)的第二NMOS下拉晶體管的源極端子；以及

開關(guān)控制器，所述開關(guān)控制器電耦接到所述電荷存儲(chǔ)電路，所述開關(guān)控制器被配置為通過用以下信號(hào)驅(qū)動(dòng)所述電荷存儲(chǔ)電路來循環(huán)位線電荷：(i)第一信號(hào)，所述第一信號(hào)在所述寫入操作的一部分期間，使電荷能夠從所述一對(duì)位線中的第一位線向所述第一NMOS下拉晶體管的源極端子和所述第二NMOS下拉晶體管的源極端子正向傳輸，以及(ii)第二信號(hào)，所述第二信號(hào)在所述寫入操作一旦完成就使電荷能夠向所述一對(duì)位線中的所述第一位線反向傳輸。

8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器裝置，其中，所述第一NMOS下拉晶體管和所述第二NMOS下拉晶體管中的一者的所述源極端子在所述寫入操作的一部分期間被電浮置。

9.根據(jù)權(quán)利要求7所述的存儲(chǔ)器裝置，其中，所述寫入操作在電荷從所述一對(duì)位線中的所述第一位線向所述第一NMOS下拉晶體管的源極端子和所述第二NMOS下拉晶體管的源極端子的正向傳輸期間開始。