[發明專利]一種基于FPGA和MBS架構的spacewire總線控制器在審
| 申請號： | 202111143006.0 | 申請日： | 2021-09-28 |
| 公開（公告）號： | CN113760801A | 公開（公告）日： | 2021-12-07 |
| 發明（設計）人： | 陳潤娜;薛時凱;戴春泉;邵志陽;權衡 | 申請（專利權）人： | 理工雷科電子（西安）有限公司 |
| 主分類號： | G06F13/38 | 分類號： | G06F13/38;G06F13/40;G06F13/42 |
| 代理公司： | 西安合創非凡知識產權代理事務所(普通合伙) 61248 | 代理人： | 馬英 |
| 地址： | 710003 陜西省西安市高新區*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 fpga mbs 架構 spacewire 總線 控制器 | ||
1.一種基于FPGA和MBS架構的spacewire總線控制器，包含FPGA、MBS、HOCI接口和COMI接口，其特征在于：所述MBS實現上層控制，所述FPGA搭建底層邏輯，所述HOCI接口和COMI接口用于FPGA搭建不同的寄存器讀寫電路，所述MBS將命令傳送到MBS命令解析，所述MBS命令解析將命令傳送到底層控制中心，所述底層控制中心選擇所需要使用的由FPGA搭建的HOCI底層接口邏輯或由FPGA搭建的COMI底層接口邏輯，來發送開始讀寫命令和讀寫寄存器開始地址以及讀寫長度命令。
2.根據權利要求1所述的一種基于FPGA和MBS架構的spacewire總線控制器，其特征在于：所述FPGA搭建的COMI底層接口邏輯包含一個雙口RAM，所述MBS和BM4802將命令傳送給仲裁模塊，所述仲裁模塊區分讀、寫命令并通過RAM讀控制和RAM寫控制將數據存儲至雙口RAM中。
3.根據權利要求1所述的一種基于FPGA和MBS架構的spacewire總線控制器，其特征在于：所述控制器使用的spacewire芯片為BM4802控制芯片。
4.根據權利要求1所述的一種基于FPGA和MBS架構的spacewire總線控制器，其特征在于：所述由FPGA搭建的COMI底層接口邏輯和FPGA搭建的HOCI底層接口邏輯留給MBS的命令口是相同的。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于理工雷科電子（西安）有限公司，未經理工雷科電子（西安）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202111143006.0/1.html，轉載請聲明來源鉆瓜專利網。
