[發明專利]交叉開關陣列裝置和使用該裝置的模擬乘積累加操作方法

在審

• 申請號: 202111134669.6
• 申請日: 2021-09-27
• 公開（公告）號: CN114296684A
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 黃榮南;梁宰圓
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F7/498
• 分類號: G06F7/498;G06N3/04
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

提供了基于壓縮截斷奇異值分解(C?TSVD)的交叉開關陣列裝置和使用該裝置的模擬乘積累加(MAC)操作方法?；贑?TSVD的交叉開關陣列裝置可以包括：在m×n矩陣中的原始交叉開關陣列，具有行輸入線和列輸出線并且包括電阻存儲器設備的單元；或者通過基于C?TSVD分解原始交叉開關陣列獲得的兩個部分交叉開關陣列；模數轉換器(ADC)，其轉換經過陣列劃分獲得的子陣列的列輸出線的輸出值；加法器，其將ADC的結果求和以對應于列輸出線；以及控制器，其控制原始交叉開關陣列或兩個部分交叉開關陣列的應用。輸入值被輸入到行輸入線，權重被乘以輸入值，并且累加的結果作為列輸出線的輸出值被輸出。

相關申請的交叉引用

本申請基于于2020年10月7日在韓國知識產權局提交的第10-2020-0129509號韓國專利申請并要求其優先權，其公開內容通過引用整體并入本文。

技術領域

本公開涉及與神經形態計算相關的硬件裝置、以及使用該硬件裝置的模擬乘積累加(analog multiply-accumulate，MAC)操作方法。

背景技術

為了克服基于傳統馮·諾依曼結構的芯片的結構限制，集成電路(integratedcircuit，IC)芯片開發者一直在開發神經網絡硬件和/或神經形態計算硬件。這種硬件可以基于神經網絡，神經網絡包括神經元和連接神經元的突觸，神經元是人腦的基本單元。神經網絡可能會超過傳統機器學習算法的限制，并且特別是在圖像識別、模式學習和認知能力方面顯示出潛力，并且可能能夠接近人類的能力。神經網絡硬件和/或神經形態計算硬件用于各種領域。此外，正在考慮和開發用于使用低功率快速執行神經網絡的操作操作的專門的專用集成芯片(application specific integrated chip，ASIC)。

發明內容

本發明構思涉及基于壓縮截斷奇異值分解(compressed-truncated singularvalue decomposition，C-TSVD)的陣列裝置和使用該陣列裝置的模擬乘積累加(MAC)操作方法，該陣列裝置能夠減少陣列劃分(array partitioning)中的子陣列的數量，同時最小化推理準確度(inference accuracy)和延遲的惡化。

根據本發明構思的一些方面，提供了基于壓縮截斷奇異值分解(C-TSVD)的交叉開關陣列(crossbar array)裝置，其包括在m×n矩陣中的原始交叉開關陣列，該m×n矩陣具有n個行輸入線和m個列輸出線并且包括電阻存儲器設備的單元，或者其包括通過基于C-TSVD劃分原始交叉開關陣列獲得的兩個部分交叉開關陣列，其中n和m是自然數。該裝置還包括：模數轉換器(ADC)，被配置為轉換通過經過陣列劃分來劃分原始交叉開關陣列或這兩個部分交叉開關陣列而獲得的子陣列的列輸出線的輸出值；加法器，被配置為將ADC的結果求和以對應于列輸出線；以及控制器，被配置為控制原始交叉開關陣列或這兩個部分交叉開關陣列的應用?；贑-TSVD的交叉開關陣列裝置可以對應于神經形態計算中的神經網絡的一層。輸入值可以被輸入到行輸入線，權重可以乘以輸入值，并且累加結果可以作為列輸出線的輸出值輸出，并且權重對應于原始交叉開關陣列或這兩個部分交叉開關陣列。

根據本發明構思的一些方面，提供了基于C-TSVD的交叉開關陣列裝置，包括通過劃分在m×n矩陣中的原始交叉開關陣列而獲得的兩個部分交叉開關陣列，m×n矩陣具有n個行輸入線和m個列輸出線，并且包括基于C-TSVD的電阻存儲器設備的單元，其中n和m是自然數。該裝置還包括：模數轉換器(ADC)，其被配置為轉換經過陣列劃分來劃分兩個部分交叉開關陣列而獲得的子陣列的列輸出線的輸出值；以及加法器，其被配置為將ADC的結果求和，以對應于列輸出線。基于C-TSVD的交叉開關陣列裝置可以對應于神經形態計算中的神經網絡的一層。輸入值可以被輸入到行輸入線，權重可以乘以輸入值，并且累加結果作為列輸出線的輸出值被輸出，并且權重可以對應于兩個部分交叉開關陣列。