[發(fā)明專利]超晶格超大規(guī)模集成電路

有效

• 申請?zhí)枺?/td>: 202111131217.2
• 申請日: 2019-05-06
• 公開（公告）號: CN113871459B
• 公開（公告）日: 2023-09-12
• 發(fā)明（設(shè)計(jì)）人: 林和
• 申請（專利權(quán)）人: 林和
• 主分類號: H01L29/15
• 分類號: H01L29/15;H01L29/732;H01L29/735;H01L29/78;H01L29/86;H01L29/8605;H01L29/93;H01L27/02
• 代理公司: 北京冠和權(quán)律師事務(wù)所 11399
• 代理人: 朱健

1.一種超晶格超大規(guī)模集成電路，其特征在于，包括：

襯底；

過渡層，設(shè)置在所述襯底上方；

元器件層，設(shè)置在所述過渡層上方，元器件層為包含二維電子氣與二維空穴氣的器件所構(gòu)建的超晶格集成電路；

所述器件包括：PNP型超晶格雙極晶體管；

所述PNP型超晶格雙極晶體管分為超晶格平面型P-N-P雙極晶體管和超晶格垂直型P-N-P雙極晶體管；

其中，超晶格垂直型P-N-P雙極晶體管包括：

超晶格集電極P型層，設(shè)置在所述過渡層上方；

超晶格基極N型層，設(shè)置在所述超晶格集電極P型層上方；

超晶格發(fā)射極P型層，設(shè)置在所述超晶格基極N型層上方；

第二P+導(dǎo)電層和第二N+導(dǎo)電層，從所述超晶格發(fā)射極P型層的上表面并向垂直于所述超晶格發(fā)射極P型層的方向向下貫穿至所述超晶格集電極P型層的下表面；

第三溝道絕緣層，從所述超晶格發(fā)射極P型層的上表面并向垂直于所述超晶格發(fā)射極P型層的方向向下貫穿至所述超晶格集電極P型層的下表面，所述第二P+導(dǎo)電層和第二N+導(dǎo)電層設(shè)置在所述第三溝道絕緣層內(nèi)；

第五歐姆接觸層，設(shè)置在所述第二P+導(dǎo)電層上方并與所述第二P+導(dǎo)電層接觸；

第六歐姆接觸層，設(shè)置在所述第二N+導(dǎo)電層上方并與所述第二N+導(dǎo)電層接觸；

第七歐姆接觸層，設(shè)置在所述超晶格發(fā)射極P型層上方并與所述超晶格發(fā)射極P型層接觸，

第五介電保護(hù)層，設(shè)置在所述第七歐姆接觸層和第五歐姆接觸層、所述第七歐姆接觸層和第六歐姆接觸層之間；

第六介電保護(hù)層，設(shè)置所述第五歐姆接觸層、第六歐姆接觸層外側(cè)。

第七介電保護(hù)層，設(shè)置在所述超晶格發(fā)射極P型層和所述第二N+導(dǎo)電層、所述超晶格發(fā)射極P型層和所述第二P+導(dǎo)電層之間；

其中，超晶格平面型P-N-P雙極晶體管包括：

超晶格平面型P-N-P雙極晶體管包括：

超晶格發(fā)射極P型區(qū)，為圓柱型，設(shè)置在所述過渡層上方；

超晶格基極N型區(qū)46，為環(huán)形，設(shè)置在所述過渡層上方且套設(shè)在所述超晶格發(fā)射極P型區(qū)外側(cè)；

超晶格集電極P型區(qū)，為環(huán)形，設(shè)置在所述過渡層上方且套設(shè)在設(shè)置在所述超晶格基極N型區(qū)46外側(cè)；

第四溝道絕緣層，為環(huán)形，套設(shè)在設(shè)置在所述超晶格基極P型區(qū)外側(cè)，并且，所述第四溝道絕緣層設(shè)置在所述過渡層上方或者設(shè)置在所述過渡層上方且貫穿所述過渡層后嵌入所述襯底內(nèi)；

第八歐姆接觸層為圓形，設(shè)置在所述超晶格發(fā)射極P型區(qū)上方并與所述超晶格發(fā)射極P型區(qū)接觸；

第九歐姆接觸層為環(huán)形，設(shè)置在所述超晶格基極N型區(qū)46上方并與所述超晶格基極N型區(qū)46接觸；

第十歐姆接觸層為環(huán)形，設(shè)置在所述超晶格集電極P型區(qū)上方并與所述超晶格集電極P型區(qū)接觸；

第八介電保護(hù)層，為環(huán)形，設(shè)置在所述第八歐姆接觸層和第九歐姆接觸層之間；

第九介電保護(hù)層，為環(huán)形，設(shè)置所述第九歐姆接觸層和第十歐姆接觸層之間；

第十介電保護(hù)層，為環(huán)形，設(shè)置在所述第十歐姆接觸層的外側(cè)。

2.如權(quán)利要求1所述的超晶格超大規(guī)模集成電路，其特征在于，所述襯底采用硅,鍺或化合物半導(dǎo)體。

3.如權(quán)利要求1所述的超晶格超大規(guī)模集成電路，其特征在于，所述過渡層采用二氧化硅、氮化硅和化合物半導(dǎo)體層其中一種。

4.如權(quán)利要求1所述的超晶格超大規(guī)模集成電路，其特征在于，襯底底部均勻分布有多個通孔。

5.如權(quán)利要求1所述的超晶格超大規(guī)模集成電路，其特征在于，超晶格集電極P型層、超晶格基極N型層和超晶格發(fā)射極P型層，既可以采用同質(zhì)的半導(dǎo)體超晶格層，也可以采用異質(zhì)的半導(dǎo)體超晶格層。