[發(fā)明專利]基于脈沖寬度調(diào)制的LED驅(qū)動電路

有效

• 申請?zhí)枺?/td>: 202111126360.2
• 申請日: 2021-09-24
• 公開（公告）號: CN113853041B
• 公開（公告）日: 2022-05-27
• 發(fā)明（設(shè)計）人: 曾艷妮;王虎;楊世紅;于凱
• 申請（專利權(quán)）人: 陜西亞成微電子股份有限公司
• 主分類號: H05B45/325
• 分類號: H05B45/325;H05B45/10
• 代理公司: 北京前審知識產(chǎn)權(quán)代理有限公司 11760
• 代理人: 張波濤;尹秀峰

1.一種基于脈沖寬度調(diào)制的LED驅(qū)動電路，其特征在于，其包括：

比較器，其包括輸入VS信號的正向輸入端和輸入Vref信號的反向輸入端；

第一與非門，其輸入端分別輸入Q1信號與Q2信號；

第二與非門，其輸入端分別連接所述第一與非門的輸出端以及比較器的輸出端；

第一反相器，其輸入端連接所述第二與非門的輸出端；

Digital電路，其包括：

第三反相器，其輸入端輸入PWM信號，

RC單元，其包括電容和電阻，

第四反相器，其輸入端輸入PWM信號，輸出端連接所述RC單元，

反相器鏈，其包括偶數(shù)個串聯(lián)的反相器，所述反相器鏈的輸入端連接所述RC單元，

第一或非門，其輸入端分別連接第三反相器的輸出端以及所述反相器鏈的輸出端，

第五反相器，其輸入端連接所述第一或非門的輸出端，

第二或非門，其輸入端分別連接所述反相器鏈以及輸入PWM信號，

第六反相器，其輸入端連接所述第二或非門的輸出端，

第三與非門，其輸入端分別連接所述第五反相器的輸出端以及第六反相器的輸出端，其輸出端為Clear端；

D觸發(fā)器控制鏈，其包括：

串聯(lián)的第一D觸發(fā)器和第二D觸發(fā)器，其中，

第一D觸發(fā)器的Clk端連接第一反相器的輸出端，且第一D觸發(fā)器的正向輸出端輸出的信號為Q1信號，

第二D觸發(fā)器的Clk端連接第一D觸發(fā)器的正向輸出端，且第二D觸發(fā)器的正向輸出端輸出的信號為Q2信號，

每個D觸發(fā)器的Clear端，均連接第三與非門的Clear端，每個D觸發(fā)器的負向輸出端，均連接該D觸發(fā)器的D端；

第二反相器，其輸入端連接所述第二D觸發(fā)器的正向輸出端；

第三或非門，其輸入端分別連接所述第二反相器的輸出端以及輸入PWM信號，其輸出端en連接功率場效應(yīng)管的Gate端, 所述VS信號為市電電壓采樣信號，Vref信號為基準信號，PWM信號為微控制單元輸出信號，所述輸出端en經(jīng)由開關(guān)SW連接功率場效應(yīng)管的Gate端，在VS的預(yù)定周期內(nèi)，若PWM信號為調(diào)節(jié)占空比的數(shù)字信號，輸出端en輸出邏輯低電平，開關(guān)SW斷開，功率場效應(yīng)管正常工作，依據(jù)占空比調(diào)節(jié)LED亮度；若PWM信號恒為邏輯高電平，輸出端en輸出邏輯低電平，開關(guān)SW斷開，功率場效應(yīng)管正常工作，芯片滿功率輸出，LED 100%亮度；若PWM信號恒為邏輯低電平，連續(xù)兩個VS預(yù)定周期內(nèi)，D觸發(fā)器控制鏈未檢測到PWM信號，輸出端en輸出邏輯高電平，開關(guān)SW閉合，強制將功率場效應(yīng)管柵關(guān)斷，LED燈珠完全關(guān)斷。

2.根據(jù)權(quán)利要求1所述的一種基于脈沖寬度調(diào)制的LED驅(qū)動電路，其特征在于，當PWM信號為恒高或者占空比信號時，第三或非門輸出邏輯低電平，功率場效應(yīng)管正常工作；當PWM信號為恒低時，第三或非門輸出邏輯高電平以將功率場效應(yīng)管 Gate端拉低，功率場效應(yīng)管被關(guān)斷。

3.根據(jù)權(quán)利要求2所述的一種基于脈沖寬度調(diào)制的LED驅(qū)動電路，其特征在于，當PWM信號為占空比信號時，PWM信號經(jīng)過Digital電路邏輯運算后，輸出到所述第三與非門的Clear端，第三與非門的Clear端將D觸發(fā)器控制鏈不斷地清零使得D觸發(fā)器控制鏈保持邏輯低電平輸出，所述第三或非門的輸出端en保持邏輯低電平。

4.根據(jù)權(quán)利要求2所述的一種基于脈沖寬度調(diào)制的LED驅(qū)動電路，其特征在于，當PWM信號恒為邏輯低電平時，PWM信號經(jīng)過Digital電路邏輯運算后在第三與非門的Clear端輸出恒定邏輯低電平，經(jīng)過至少兩個時鐘周期之后，D觸發(fā)器控制鏈輸出邏輯高電平，所述第三或非門的輸出端en翻轉(zhuǎn)為邏輯高電平，同時D觸發(fā)器控制鏈鎖定其Clk端使得所述第三或非門的輸出端en輸出保持邏輯高電平。

5.根據(jù)權(quán)利要求1所述的一種基于脈沖寬度調(diào)制的LED驅(qū)動電路，其特征在于，PWM信號經(jīng)過所述RC單元轉(zhuǎn)為與PWM信號同頻反向且有延時的信號以在所述第三與非門的Clear端轉(zhuǎn)為沿觸發(fā)信號。