[發明專利]半導體管芯及其制造方法

在審

• 申請號: 202111121381.5
• 申請日: 2021-09-24
• 公開（公告）號: CN114256233A
• 公開（公告）日: 2022-03-29
• 發明（設計）人: O·布朗克;H·霍弗;A·克萊因比希勒;M·波爾茲爾
• 申請（專利權）人: 英飛凌科技奧地利有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 劉書航;周學斌

公開了半導體管芯及其制造方法。本發明涉及半導體管芯(1)，其具有：半導體本體(2)，其包括有源區(3)；金屬化(4)，其被形成在半導體本體(2)上；鈍化(20)，其被形成在金屬化(4)上，金屬化(4)包括鈦層(4.1)、氮化鈦層(4.2)和鎢層(4.3)中的至少之一并且鈍化(20)包括氧化硅層(20.1)。

技術領域

本公開涉及具有半導體本體的半導體管芯，在半導體本體中形成有源區。

背景技術

在半導體本體的有源區中，例如可以形成豎向場效應晶體管，其在具有柵極電極的柵極區橫向旁邊的本體區中具有豎向溝道。經由所施加的柵極電壓，可以控制溝道形成，例如在源極和漏極之間的豎向電流流動。這將在不限制權利要求和描述的通用性的情況下說明在有源區中形成的可能的器件。

發明內容

本申請的目的是提供改進的半導體管芯以及制造這樣的管芯的方法。

該目的是通過權利要求1的半導體管芯實現的，以及此外是通過權利要求12的方法實現的。在包括有源區的半導體本體上形成金屬化，該金屬化包括鈦(Ti)層和/或氮化鈦(TiN)層和/或鎢(W)層。在該金屬化上，形成包括氧化硅層的鈍化。

Ti和/或TiN和/或W層可以例如允許精細結構化的導體線路。對于功率器件而言，例如，在各單獨的晶體管單元的布線方面，這可能是感興趣的，參見下面的詳述。另一方面，例如精細結構化的導體線路的尖銳的形貌邊緣和小的距離可能導致高電場產生，高電場可能觸發或驅動擴散過程，特別是鑒于上面提到的金屬化材料。在這方面，氧化硅可以例如允許更厚的鈍化，例如與具有相同厚度的氮化硅鈍化相比具有更低的機械應力水平。這可以降低對例如在所提到的尖銳邊緣處的裂紋形成的敏感度，并且由此因而降低對鎢或鈦的腐蝕和擴散的敏感度。

貫穿本公開并且特別是在從屬權利要求中提供了有利的實施例和特征。各個特征將是獨立于特定的權利要求類別而公開的，本公開涉及裝置方面和器件方面，而且還涉及方法方面和用途方面。例如，如果描述了以特定方式制造的管芯，則這也是相應的制造處理的公開，并且反之亦然。一般而言，本申請的方法是在形成在半導體本體上的金屬化上，例如在形成在半導體本體上的絕緣層上形成具有氧化硅層的鈍化。

一般而言，金屬化可以僅由上面提到的層(Ti/TiN/W)之一構成。特別是，其可以是包括至少兩層(例如TiN/W或Ti/W)的堆疊，特別是包括所有三層的堆疊。下面，“Ti/TiN/W金屬化”指代層中的任一層或具有它們中的兩個或更多個的堆疊。與層數無關地，金屬化可以例如具有不大于500 nm、400 nm、300 nm或200 nm的總厚度。通過限制厚度，可以避免太大的臺階，降低了對裂紋的敏感度。可能的下限可以是例如50 nm。

金屬化的相應的層可以例如由按重量至少百分之五十(wt%)的相應材料(Ti或TiN或W)構成，從而Ti層由至少50 wt%的Ti構成和/或TiN層由至少50 wt%的TiN構成和/或W層由至少50 wt%的W構成。相應的層中的相應材料的重量百分比的進一步的下限可以是60wt%、70 wt%、80 wt%或90 wt%，相應的層還可以整體上由相應的材料(100 wt%)構成。用于僅部分地由相應材料構成的層的示例可以是例如附加地包括Ti的W層，Ti具有例如10~30wt%(例如大約20 wt%)的重量百分比。

在半導體本體的有源區中，可以形成晶體管器件，其包括例如并聯連接的多個晶體管單元。金屬化特別是可以被形成在布置于半導體本體上的絕緣層(例如硼磷硅玻璃(BPSG))上。在Ti/TiN/W金屬化上，可以形成前側金屬接觸，特別是銅或鋁金屬化，例如AlCu。Ti/TiN/W金屬化可以至少部分地延伸到管芯的有源區域外部，即在邊緣終止區而不是有源區之上。與后者相反，例如沒有電流流動通過邊緣終止區中的半導體本體。