[發明專利]一種優化ESD防護性能的DCSCR器件

有效

• 申請號: 202111112784.3
• 申請日: 2021-09-23
• 公開（公告）號: CN113871382B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 劉志偉;王同宇;熊宣淋;侯伶俐;杜飛波;宋文強;韓傲然;張鈺鑫;李潔翎
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 甘茂

本發明屬于靜電釋放(ESD)保護器件設計領域，具體提供一種優化ESD防護性能的DCSCR器件，用以滿足先進工藝下的集成電路對ESD防護的低觸發電壓、高靈敏度、低寄生電容、小面積等要求。本發明通過對傳統DCSCR器件結構改進，通過將N型阱區內的N型重摻雜區設置到P型重摻雜區的上下方(垂直方向(Y軸)依次排布)，將P型阱內的P型重摻雜區設置到N型重摻雜區的上下方，大大減小了二極管的寬度，有效縮小了二極管的面積；并且，通過將DCSCR的觸發二極管在原有位置中嵌入到SCR觸發路徑有源區的上下方，縮短了SCR的導通路徑，減小了導通電阻、寄生電容，提升了開啟速度；綜上，本發明在不降低ESD防護能力的前提下，實現了器件面積的減小與器件性能的提升。

技術領域

本發明屬于靜電釋放（ESD：Electro-Static?Discharge）保護器件的設計領域，尤其指二極管直連觸發的可控硅整流器（Direct-Connected?Silicon-ControlledRectifier簡稱DCSCR），具體提供一種優化ESD防護性能的DCSCR器件。

背景技術

靜電放電（Electro-Static?discharge，簡稱ESD）現象是指具有不同電勢的物體相互靠近或接觸時發生的電荷轉移現象，由于放電時間極短，放電過程中會產生很大的電流；對于集成電路而言，現代IC更容易受到靜電放電（ESD）引起的損壞，這種大電流會損傷甚至燒毀內部器件，導致芯片失效；芯片生產運輸使用的各個環節都有可能出現靜電放電現象，因此芯片的ESD防護措施對于其可靠性是不可或缺的。

全芯片ESD保護網絡通?？梢苑譃槿缦氯N情況，各有優缺點。針對引腳數量少的模擬電路，可以選用本地ESD保護網絡，不需要借助總線，每個引腳均可獨立實現保護；基于電源軌的ESD保護具有占用面積小，工藝移植性強的優點，但是增加了芯片設計和驗證的復雜度；基于PAD的ESD保護網絡主要面向多種類型端口的芯片?；陔娫窜壍腅SD保護網絡在工程上廣泛使用，其利用二極管作為I/O口的上下端保護器件，Power?Clamp作為電源到地的ESD保護電路。二極管結構簡單，易于使用，廣泛應用于ESD保護結構中，特別針對數字信號、高速信號端口。除了滿足保護窗口以外，寄生電容是ESD保護結構的重要考慮因素。串聯二極管的寄生電容隨著串聯數量增加而成比例減小。串聯數量越多，也會導致其開啟電壓越高，導通電阻越大，會影響ESD保護性能。

DCSCR（Diode-ConnectedSilicon-ControlledRectifier）是一種利用二極管串觸發的SCR器件，其具有電阻小、魯棒性高等諸多優勢，同時DCSCR還可以通過器件堆疊來調整觸發電壓以滿足不同設計窗口需求，廣泛應用于先進工藝下的ESD防護中。DCSCR器件等效為兩個串聯的二極管，可以代替二極管使用在ESD防護網絡中。DCSCR的觸發電壓僅約為1.4V，這已經是SCR類型的器件在硅工藝上所能實現的最低開啟電壓，非常適用于最先進的低壓ESD窗口（如14nmFinFET工藝下的0.8V電路）；而對于傳統平面CMOS工藝中相對較高的工作電壓，DCSCR可以采用堆疊的方式來靈活地滿足，還可以在基于電源軌的全芯片ESD防護架構中替代I/O端口的二極管器件，以實現更優的寄生電容特性；另一方面，DCSCR中，由于SCR結構寄生的兩個晶體管的發射結都恰好處于輔助觸發路徑上，其充電時間（即Tcharge）均很快，這使得DCSCR具有導通速度快的優勢。

隨著半導體工藝的進步發展，半導體工藝進入納米領域，器件的柵氧擊穿電壓、源漏擊穿電壓進一步降低，這要求ESD防護器件要有更低的窗口，更強的靈敏性；并且采用先進工藝的集成電路往往工作在極高的頻率下，這要求ESD防護器件要有更低的電容；先進工藝的集成電路也同時要求版圖的精簡緊湊，這要求ESD防護器件要有小面積；總的來說，先進工藝下的集成電路對ESD防護要求低觸發電壓、高靈敏度、低寄生電容、小面積。因此，高性能的ESD防護器件就尤為重要。

發明內容