[發明專利]一種基于半導體集成電路工藝的混合成像探測器芯片

有效

• 申請號: 202111111053.7
• 申請日: 2021-09-23
• 公開（公告）號: CN113551783B
• 公開（公告）日: 2021-12-21
• 發明（設計）人: 劉偉;王鵬;歐秦偉;郭得福;馬仁旺
• 申請（專利權）人: 西安中科立德紅外科技有限公司
• 主分類號: G01J5/20
• 分類號: G01J5/20;G01J1/42;H01L31/0352;H01L31/0216;H01L31/111;H01L27/144
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 張娜;劉芳

1.一種基于半導體集成電路工藝的混合成像探測器芯片，其特征在于，包括：襯底、支撐結構和微橋結構，所述支撐結構位于所述襯底和所述微橋結構之間，以支撐所述微橋結構，所述支撐結構的成型材質為非金屬；

所述襯底內設置有可見光傳感器，所述可見光傳感器包括相連接的N型區和P型區；

所述N型區包括第一N型區和第二N型區，所述第一N型區和所述第二N型區相連接，且所述第一N型區位于襯底內鄰近所述微橋結構的一側，所述第二N型區位于所述襯底內背離所述微橋結構的一側；

所述P型區包括相連的第一P型區和第二P型區，所述第一P型區的第一部分位于所述第一N型區朝向所述微橋結構的一側，且與所述第一N型區相對應；

所述第一P型區的第二部分與所述第一N型區同層設置，且所述第一P型區第一部分的長度等于所述第一N型區和所述第一P型區第二部分的長度之和；

所述第二P型區的第一部分位于所述第二N型區背離所述微橋結構的一側，且與所述第二N型區相對應；

所述第二P型區的第二部分與所述第二N型區同層設置，且所述第二P型區第一部分的長度等于所述第二N型區和所述第二P型區第二部分的長度之和；

所述微橋結構上設置有第一觸頭組，所述襯底上設置有第二觸頭組，所述混合成像探測器芯片處于讀取狀態時，所述第一觸頭組和所述第二觸頭組電性接觸，以使所述微橋結構與所述襯底電連接，且所述微橋結構上的熱量通過所述第一觸頭組和所述第二觸頭組傳遞至所述襯底。

2.根據權利要求1所述的基于半導體集成電路工藝的混合成像探測器芯片，其特征在于，所述第二N型區在所述襯底上的投影面積大于所述第一N型區在所述襯底上的投影面積，且所述第二P型區在所述襯底上的投影面積大于所述第一P型區在所述襯底上的投影面積。

3.根據權利要求2所述的基于半導體集成電路工藝的混合成像探測器芯片，其特征在于，所述可見光傳感器還包括有控制晶體管，所述控制晶體管位于所述襯底內，且所述控制晶體管與所述第一觸頭組的其中一個觸頭的位置相對應；

所述控制晶體管包括源極、漏極和柵極，至少部分所述N型區形成所述源極。

4.根據權利要求3所述的基于半導體集成電路工藝的混合成像探測器芯片，其特征在于，所述襯底上還設置有防反射層，所述防反射層位于所述襯底背離所述微橋結構的一側。

5.根據權利要求4所述的基于半導體集成電路工藝的混合成像探測器芯片，其特征在于，還包括有遮光層，所述遮光層位于所述防反射層背離所述襯底的一側，且所述遮光層與所述控制晶體管的位置相對應。

6.根據權利要求1-5任一所述的基于半導體集成電路工藝的混合成像探測器芯片，其特征在于，還包括梁結構，所述梁結構形成于所述微橋結構的外周側上，且所述微橋結構與所述梁結構之間具有鏤空間隙。

7.根據權利要求1-5任一所述的基于半導體集成電路工藝的混合成像探測器芯片，其特征在于，所述支撐結構包括梁結構、第一支撐體和第二支撐體，所述梁結構位于所述微橋結構與所述襯底之間；

所述第一支撐體位于所述梁結構和所述微橋結構之間，所述第二支撐體位于所述襯底與所述梁結構之間。

8.根據權利要求1-5任一所述的基于半導體集成電路工藝的混合成像探測器芯片，其特征在于，所述微橋結構包括電極層，所述襯底上具有處理電路，所述第一觸頭組包括第一觸頭和第二觸頭，所述第一觸頭和所述第二觸頭與所述電極層電連接，所述第二觸頭組包括第三觸頭和第四觸頭，所述第三觸頭和所述第四觸頭與所述處理電路電連接；

所述第一觸頭用于與所述第三觸頭接觸，所述第二觸頭用于與所述第四觸頭接觸。