[發明專利]一種乘法器及其相關產品和方法

在審

• 申請號: 202111087137.1
• 申請日: 2021-09-16
• 公開（公告）號: CN115809043A
• 公開（公告）日: 2023-03-17
• 發明（設計）人: 請求不公布姓名
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06F7/523
• 分類號: G06F7/523;G06F7/544;G06F7/501
• 代理公司: 北京維昊知識產權代理事務所(普通合伙) 11804
• 代理人: 孫新國

本公開涉及一種乘法器、集成電路芯片、計算裝置、板卡和計算機實現的乘法運算的方法，其中計算裝置可以包括在組合處理裝置中，該組合處理裝置還可以包括通用互聯接口和其他處理裝置。所述計算裝置與其他處理裝置進行交互，共同完成用戶指定的計算操作。組合處理裝置還可以包括存儲裝置，該存儲裝置分別與計算裝置和其他處理裝置連接，用于計算裝置和其他處理裝置的數據。通過本公開的方案，可以提升硬件執行乘法運算時的運算效率。

技術領域

本公開一般地涉及芯片設計領域。更具體地，本公開涉及一種乘法器、集成電路芯片、計算裝置、板卡和計算機實現的乘法運算的方法。

背景技術

乘法運算在計算領域的應用中十分普遍。以目前的人工智能領域中的主流算法(包括神經網絡算法)為例，通常會涉及對具有一定數據位寬長度的乘數和被乘數執行乘法運算。盡管當前的處理器和算法支持一定性能水平的乘法運算，但由于執行乘法運算的器件的迭代速度較慢，并且針對不同數據位寬需采用不同的乘法器，從而造成計算資源的浪費。因此，如何獲得一種能夠提高資源利用率和乘法運算效率的乘法器及其相關產品成為現有技術中需要解決的問題。

發明內容

為了至少部分地解決背景技術中提到的技術問題，本公開的方案提出對具有一定數據位寬的乘數和被乘數進行拆分，并且就拆分后獲得的子數據來執行并行乘法運算。通過這樣的拆分和并行運算，可以加速乘法運算的執行并且提升硬件的運算性能。為此，本公開在如下的多個方面提供技術方案。

在一個方面中，本公開提供一種乘法器，包括：拆分單元，其配置用于基于預定的數據位寬對乘數和被乘數進行拆分，以得到多個子乘數和多個子被乘數，其中所述乘數和被乘數具有各自的數據位寬長度；多個乘法單元，其配置用于并行地執行多個子乘數的每個子乘數與所述多個子被乘數的對應一個子被乘數之間的乘法運算，以獲得多個中間乘積結果；以及結果處理單元，其配置用于對所述多個中間乘積結果進行處理，以便獲得所述乘數和被乘數之間乘法運算的最終乘積結果。

在又一方面中，本公開提供一種集成電路芯片，其包括上文描述和下文將要討論的乘法器。

在又一方面中，本公開提供一種計算裝置，其包括上述乘法器或上述集成電路芯片。

在又一方面中，本公開提供一種板卡，其包括上述的計算裝置。

在又一個方面中，本公開提供了一種計算機實現的乘法運算的方法，包括：接收待執行所述乘法運算的乘數和被乘數；基于預定的數據位寬對乘數和被乘數進行拆分，以得到多個子乘數和多個子被乘數，其中所述乘數和被乘數具有各自的數據位寬長度；并行地執行多個子乘數的每個子乘數與所述多個子被乘數的對應一個子被乘數之間的乘法運算，以獲得多個中間乘積結果；以及對所述多個中間乘積結果進行處理，以便獲得所述乘數和被乘數之間乘法運算的最終乘積結果。

利用本公開的方案，可以將參與乘法運算的乘數和被乘數拆分成具有最小粒度的子乘數和子被乘數，從而可以實現子乘數和子被乘數的并行乘法運算，從而提升乘法運算時的并行性和運算速度。進一步地，由于將輸入數據拆分成最小粒度，使得造成的運算資源浪費較小，從而能夠有效提高資源的利用率，并且能夠減少面積和功耗。當拆分的乘數和被乘數的數據位寬長度是最小粒度的整數倍時，本公開的方案還支持多種不同的拆分方式，從而增強了乘法運算方式的靈活性。另外，當應用于向量之間的乘法運算時，通過對向量元素進行拆分和并行地執行乘法運算，可以顯著提高向量乘法運算的并行度，加速向量運算的計算過程。

附圖說明

通過參考附圖閱讀下文的詳細描述，本公開示例性實施方式的上述以及其他目的、特征和優點將變得易于理解。在附圖中，以示例性而非限制性的方式示出了本公開的若干實施方式，并且相同或對應的標號表示相同或對應的部分其中：

圖1是示出根據本公開實施例的板卡的結構圖；

圖2是示出根據本公開實施例的集成電路裝置的結構圖；