[發(fā)明專利]一種基于FPGA芯片的程序代碼執(zhí)行方法及設(shè)備

有效

• 申請?zhí)枺?/td>: 202111083820.8
• 申請日: 2021-09-15
• 公開（公告）號: CN113742003B
• 公開（公告）日: 2023-08-22
• 發(fā)明（設(shè)計）人: 高炳海
• 申請（專利權(quán)）人: 深圳市朗強科技有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;H04N19/42
• 代理公司: 北京商專潤文專利代理事務(wù)所(普通合伙) 11317
• 代理人: 孔鑒榮

1.一種基于FPGA芯片的程序代碼執(zhí)行方法，其特征在于，包括：

設(shè)備檢測到控制指令，所述控制指令用于指示所述設(shè)備調(diào)用所述控制指令關(guān)聯(lián)的程序代碼；所述程序代碼用于所述設(shè)備對獲取的超高清視頻進行壓縮，或者所述程序代碼用于所述設(shè)備對已壓縮的超高清視頻進行解壓；

響應(yīng)于所述控制指令，所述設(shè)備調(diào)用所述控制指令關(guān)聯(lián)的程序代碼，并將所述程序代碼加載到FPGA芯片中；

所述設(shè)備通過所述FPGA芯片執(zhí)行所述程序代碼以對所述獲取的超高清視頻進行壓縮，或者所述設(shè)備通過所述FPGA芯片執(zhí)行所述程序代碼對所述已壓縮的超高清視頻進行解壓縮；

所述設(shè)備檢測到控制指令，包括：

當用戶將所述設(shè)備的撥碼開關(guān)撥至第一側(cè)時，所述設(shè)備檢測到所述設(shè)備的微控制單元的預(yù)設(shè)的I/O接口的電平為“0”，所述“0”電平指示出所述設(shè)備為發(fā)送設(shè)備，且所述“0”I/O接口電平關(guān)聯(lián)的程序代碼用于所述設(shè)備對獲取的超高清視頻進行壓縮；所述“0”I/O接口電平關(guān)聯(lián)的程序代碼，包括：用于壓縮所述獲取的超高清視頻的壓縮算法；所述預(yù)設(shè)的I/O接口為所述微控制單元的任一個接口；或者，

當用戶將所述設(shè)備的撥碼開關(guān)撥至第二側(cè)時，所述設(shè)備檢測到所述設(shè)備的微控制單元的預(yù)設(shè)的I/O接口的電平為“1”，所述“1”電平指示出所述設(shè)備為接收設(shè)備，且所述“1”I/O接口電平關(guān)聯(lián)的程序代碼用于所述設(shè)備對已壓縮的超高清視頻進行解壓縮；所述“1”I/O接口電平關(guān)聯(lián)的程序代碼包括：用于對已壓縮的超高清視頻進行解壓縮的解壓縮算法；其中，所述第一側(cè)所處的位置與所述第二側(cè)所處的位置相對應(yīng)或?qū)ΨQ。

2.如權(quán)利要求1所述的基于FPGA芯片的程序代碼執(zhí)行方法，其特征在于，

所述設(shè)備檢測到控制指令，包括：

所述設(shè)備檢測到通過控制接口接收的由控制設(shè)備發(fā)送的第一控制指令，所述第一控制指令用于指示：所述設(shè)備為發(fā)送設(shè)備，且所述設(shè)備調(diào)用所述第一控制指令關(guān)聯(lián)的程序代碼以對獲取的超高清視頻進行壓縮；或者，

所述設(shè)備檢測到通過控制接口接收的由所述控制設(shè)備發(fā)送的第二控制指令，所述第二控制指令用于指示：所述設(shè)備為接收設(shè)備，且所述設(shè)備調(diào)用所述第二控制指令關(guān)聯(lián)的程序代碼以對已壓縮的超高清視頻進行解壓縮；其中，所述控制接口包括：USB接口、RS232接口、SPI接口、網(wǎng)口或I2C接口。

3.如權(quán)利要求1所述的基于FPGA芯片的程序代碼執(zhí)行方法，其特征在于，

響應(yīng)于所述控制指令，所述設(shè)備調(diào)用所述控制指令關(guān)聯(lián)的程序代碼，包括：

響應(yīng)于所述控制指令，所述設(shè)備從集成在所述設(shè)備中的存儲器中調(diào)用所述控制指令關(guān)聯(lián)的程序代碼；或者，

響應(yīng)于所述控制指令，所述設(shè)備從與所述設(shè)備的云端數(shù)據(jù)庫中調(diào)用所述控制指令關(guān)聯(lián)的程序代碼；所述云端數(shù)據(jù)庫包括：開源的程序代碼數(shù)據(jù)庫。

4.如權(quán)利要求1所述的基于FPGA芯片的程序代碼執(zhí)行方法，其特征在于，

響應(yīng)于所述控制指令，所述設(shè)備調(diào)用所述控制指令關(guān)聯(lián)的程序代碼，并將所述程序代碼加載到FPGA芯片中，包括：

響應(yīng)于所述控制指令，所述設(shè)備通過內(nèi)部集成的微控制單元調(diào)用所述控制指令關(guān)聯(lián)的程序代碼，并通過所述微控制單元的SPI接口將所述程序代碼加載到FPGA芯片中。

5.如權(quán)利要求3所述的基于FPGA芯片的程序代碼執(zhí)行方法，其特征在于，

所述存儲器包括：FLASH存儲器；所述控制指令包括：第一控制指令和第二控制指令；所述第一控制指令用于指示所述設(shè)備調(diào)用所述第一控制指令關(guān)聯(lián)的程序代碼以對獲取的超高清視頻進行壓縮；所述第二控制指令用于指示所述設(shè)備調(diào)用所述第二控制指令關(guān)聯(lián)的程序代碼以對已壓縮的超高清視頻進行解壓縮；

響應(yīng)于所述控制指令，所述設(shè)備從集成在所述設(shè)備中的存儲器中調(diào)用所述控制指令關(guān)聯(lián)的程序代碼，包括：

響應(yīng)于所述第一控制指令，所述設(shè)備從集成在所述設(shè)備中的FLASH存儲器中的第一存儲區(qū)調(diào)用對獲取的超高清視頻進行壓縮的程序代碼；或者，

響應(yīng)于所述第二控制指令，所述設(shè)備從集成在所述設(shè)備中的FLASH存儲器中的第二存儲區(qū)調(diào)用對已壓縮的超高清視頻進行解壓縮的程序代碼。