[發明專利]基于HLS的四級流水線處理器設計及驗證方法、系統及設備

在審

• 申請號: 202111057025.1
• 申請日: 2021-09-09
• 公開（公告）號: CN113779907A
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 王自鑫;陳家榮;陳弟虎
• 申請（專利權）人: 中山大學
• 主分類號: G06F30/327
• 分類號: G06F30/327;G06F30/33
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 劉俊

1.一種基于HLS的四級流水線處理器設計及驗證方法，其特征在于，包括以下步驟：

S1、對預期的功能點和測試點進行分析，通過高層次語言構建基于RISCV指令集的四級流水線處理器模型；

S2、采用HLS工具將所述四級流水線處理器模型轉為基于RTL的四級流水線處理器模型；

S3、將所述基于RTL的四級流水線處理器模型執行測試指令，通過UVM驗證平臺進行驗證；

當UVM驗證平臺輸出錯誤結果時，對通過高層次語言構建的四級流水線處理器模型進行逐層分析及修正后，跳轉執行S2步驟；否則完成四級流水線處理器設計及驗證。

2.根據權利要求1所述的四級流水線處理器設計及驗證方法，其特征在于，所述基于RISCV指令集的四級流水線處理器模型中包括四級流水操作，其中：

第一級流水操作：從存儲器中讀取指令或從接口讀取指令；所述存儲器中存儲有需要執行的指令；

第二級流水操作：對讀取的指令進行譯碼；

第三級流水操作：根據經過譯碼的指令的具體操作類型，將譯碼后的指令分配到不同的運算單元執行；

第四級流水操作：將經過運算單元執行的執行結果或者訪問存儲器讀取的數據返回寄存器，或者通過接口發送；并跳轉第一級流水操作。

3.根據權利要求2所述的四級流水線處理器設計及驗證方法，其特征在于，所述第一級流水操作中，還包括以下步驟：獲取所讀取的指令的PC值，當所述PC值在預設的讀取范圍內時，則從指令存儲器中取出指令，否則從輸入接口讀取指令；所述PC值及讀取的指令發送至所述第二級流水操作中進行譯碼。

4.根據權利要求3所述的四級流水線處理器設計及驗證方法，其特征在于，所述第二級流水操作中，對讀取的指令進行譯碼的步驟包括：

將讀取的指令中的前七位賦值給opcode值，用于判斷所執行的指令的操作類型；

對讀取的指令進行翻譯，生成立即數、操作數和寄存器索引。

5.根據權利要求4所述的四級流水線處理器設計及驗證方法，其特征在于，所述第三級流水操作中，根據所述第二級流水操作中譯碼得到的opcode值的判斷，將譯碼后的指令分配到相應的運算單元執行；當指令為分支跳轉指令，則根據相應的操作數計算跳轉的地址；當指令為訪存指令，則根據計算得到的地址訪問相應的數據存儲器，進行數據的存儲或讀取。

6.根據權利要求5所述的四級流水線處理器設計及驗證方法，其特征在于，所述第四級流水操作中，還包括以下步驟：當指令為分支跳轉指令，則計算下一個指令的PC值，并跳轉第一級流水操作。

7.根據權利要求1～6任一項所述的四級流水線處理器設計及驗證方法，其特征在于，所述S3步驟中，采用UVM驗證平臺對經過HLS工具處理的四級流水線處理器模型進行驗證時，通過對比運算結果和收集覆蓋率的形式判斷所述四級流水線處理器模型功能的正確性，以及衡量指令驗證的完備性。

8.一種基于HLS的四級流水線處理器設計及驗證系統，應用權利要求1～7任一項所述的基于HLS的四級流水線處理器設計及驗證方法，其特征在于，包括：

四級流水線處理器設計單元，用于對預期的功能點和測試點進行分析并設計四級流水線處理器模型；

構建單元，用于將所述四級流水線處理器模型通過高層次語言進行構建；

HLS工具，用于將所述四級流水線處理器模型轉換為通過RTL代碼表示的四級流水線處理器模型；

UVM驗證單元，用于驗證所述四級流水線處理器模型的功能正確性以及衡量指令驗證的完備性。