[發明專利]一種改善雙大馬士革刻蝕工藝中光刻膠厚度不足的方法在審
| 申請號: | 202111049386.1 | 申請日: | 2021-09-08 |
| 公開(公告)號: | CN113936996A | 公開(公告)日: | 2022-01-14 |
| 發明(設計)人: | 張年亨 | 申請(專利權)人: | 上海華力集成電路制造有限公司 |
| 主分類號: | H01L21/027 | 分類號: | H01L21/027 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 戴廣志 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 改善 大馬士革 刻蝕 工藝 光刻 厚度 不足 方法 | ||
本發明提供一種改善雙大馬士革刻蝕工藝中光刻膠厚度不足的方法,提供半導體結構,半導體結構上設有金屬硬掩膜層,在金屬硬掩膜層上方形成光刻膠層;通入含有氫氣和氬氣的混合氣體對光刻膠層進行氣體處理;之后顯影形成光刻膠圖形;利用光刻膠圖形對金屬硬掩膜層及位于金屬硬掩膜層下的半導體結構進行刻蝕,形成凹槽;刻蝕后的金屬硬掩膜層沒有被消耗。本發明雙大馬士革刻蝕工藝中,在刻蝕前,采用通入氬氣和氫氣的混合氣體對光刻膠層進行處理,利用氬氣和氫氣產生碳分子聚合效應的特性,產生短中碳鏈的聚合物,使得處理后的所述光刻膠層厚度增加,使得在后續刻蝕后,金屬硬掩膜層不被消耗。從而提高金屬線的均勻性。
技術領域
本發明涉及半導體技術領域,特別是涉及一種改善雙大馬士革刻蝕工藝中光刻膠厚度不足的方法。
背景技術
在雙大馬士革刻蝕工藝中,常常由于光刻膠厚度的不足,造成位于光刻膠以下的金屬硬掩膜層在刻蝕后消耗,進而影響后續金屬線制作的均勻性。
因此,需要提出一種新的方法來解決由于光刻膠不足導致金屬硬掩膜層被消耗的問題。
發明內容
鑒于以上所述現有技術的缺點,本發明的目的在于提供一種改善雙大馬士革刻蝕工藝中光刻膠厚度不足的方法,用于解決現有技術中由于光刻膠厚度的不足導致刻蝕后金屬硬掩膜層被消耗的問題。
為實現上述目的及其他相關目的,本發明提供一種改善雙大馬士革刻蝕工藝中光刻膠厚度不足的方法,至少包括:
步驟一、提供半導體結構,所述半導體結構上設有金屬硬掩膜層,在所述金屬硬掩膜層上方形成光刻膠層;
步驟二、通入含有氫氣和氬氣的混合氣體對所述光刻膠層進行氣體處理;之后顯影形成光刻膠圖形;
步驟三、利用所述光刻膠圖形對所述金屬硬掩膜層及位于所述金屬硬掩膜層下的所述半導體結構進行刻蝕,形成凹槽;
步驟四、刻蝕后的所述金屬硬掩膜層沒有被消耗。
優選地,步驟一中的所述半導體結構包括基底、位于所述基底上的第一NDC層;位于所述第一NDC層上的TEOS層;位于所述TEOS層上的BDLL層;位于所述BDLL層上的所述第二NDC層;位于所述第二NDC層上的NFDARC層;位于所述NFDARC層上的所述金屬硬掩膜層;位于所述金屬硬掩膜層上的氧化層;位于所述氧化層上的所述SOC層。
優選地,步驟一的所述第一NDC層的厚度為250埃;所述TEOS層的厚度為150埃;所述BDLL層的厚度為1750埃;所述第二NDC層的厚度為100埃;所述NFDARC層的厚度為200埃;所述金屬硬掩膜層的厚度為250埃;所述氧化層的厚度為50埃。
優選地,步驟一中的所述金屬硬掩膜層為TiN層。
優選地,步驟二中的所述氬氣和氫氣的體積比的取值范圍為1:1至1:2。
優選地,步驟二中的所述光刻膠圖形用所述混合氣體處理后,其厚度增加。
優選地,步驟二中利用氬氣和氫氣產生碳分子聚合效應的特性,產生短中碳鏈的聚合物,使得處理后的所述光刻膠層厚度增加。
如上所述,本發明的改善雙大馬士革刻蝕工藝中光刻膠厚度不足的方法,具有以下有益效果:本發明雙大馬士革刻蝕工藝中,在刻蝕前,采用通入氬氣和氫氣的混合氣體對光刻膠層進行處理,利用氬氣和氫氣產生碳分子聚合效應的特性,產生短中碳鏈的聚合物,使得處理后的所述光刻膠層厚度增加,使得在后續刻蝕后,金屬硬掩膜層不被消耗。從而提高金屬線的均勻性。
附圖說明
圖1顯示為本發明中未處理前光刻膠層的原子結構示意圖;
圖2顯示為本發明中氬離子將光刻膠中額碳氫鍵打斷的原子結構示意圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力集成電路制造有限公司,未經上海華力集成電路制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202111049386.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





