[發明專利]一種多值存儲器的校準電路、校準方法和編程方法

在審

• 申請號: 202111045880.0
• 申請日: 2021-09-07
• 公開（公告）號: CN113744780A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 沈靈;嚴慧婕;任永旭;蔣宇;溫建新
• 申請（專利權）人: 上海集成電路裝備材料產業創新中心有限公司;上海集成電路研發中心有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 田婷

1.一種多值存儲器的校準電路，其特征在于，所述校準電路包括多值存儲器、參考可變電阻、靈敏放大器、編程開關、讀開關、電流通路模塊、邏輯控制模塊和非易失性存儲器，所述靈敏放大器包括第一輸入端、第二輸入端和輸出端；

所述多值存儲器的一端與所述編程開關連接，另一端與所述靈敏放大器的第一輸入端連接，所述多值存儲器的一端還與所述讀開關連接；

所述編程開關與所述讀開關并聯，所述編程開關用于開啟或關閉所述多值存儲器和所述參考可變電阻的編程模式，所述讀開關用于開啟或關閉所述多值存儲器和所述參考可變電阻的讀模式；

所述參考可變電阻的一端與所述編程開關連接，另一端與所述靈敏放大器的第二輸入端連接，所述參考可變電阻的一端還與所述讀開關連接；

所述靈敏放大器的第一輸入端和第二輸入端分別與所述電流通路模塊連接，所述電流通路模塊用于控制和調節所述靈敏放大器的輸入信號；

所述靈敏放大器的輸出端與所述邏輯控制模塊連接；

所述邏輯控制模塊用于控制所述編程開關和所述讀開關的開合狀態；

所述邏輯控制模塊與所述非易失性存儲器連接，所述非易失性存儲器用于存儲校準結果。

2.如權利要求1所述的一種多值存儲器的校準電路，其特征在于，所述多值存儲器能夠存儲N位數據，所述N為大于或等于2的整數，所述多值存儲器的阻值范圍為R_L～R_H，所述多值存儲器的阻值范圍被均分為2^N-1個間隔，每個間隔的阻值為R_int，所述R_int＝(R_H-R_L)/(2^N-1)。

3.如權利要求2所述的一種多值存儲器的校準電路，其特征在于，所述參考可變電阻的阻值范圍為(R_L-R_int)～(R_H+R_int)，所述參考可變電阻的阻值范圍被均分為(2^N-1)*(2^M-1)+2*(2^M-1)個間隔，所述M為大于或等于1的整數，每個間隔的阻值為R_{int_v}，所述R_{int_v}＝(R_H-R_L)/((2^N-1)*(2^M-1)+2*(2^M-1))。

4.如權利要求1所述的一種多值存儲器的校準電路，其特征在于，所述邏輯控制模塊中存儲有預設的校準程序，所述預設的校準程序中包括編程使能信號，所述編程使能信號和所述靈敏放大器的輸出信號分別輸入同一個與邏輯模塊中，所述與邏輯模塊的輸出信號用于控制所述編程開關的開合狀態。

5.如權利要求1所述的一種多值存儲器的校準電路，其特征在于，所述電流通路模塊包括第一MOS管和第二MOS管；所述第一MOS管的柵極和所述第二MOS管的柵極用于輸入預設的控制信號，所述第一MOS管的漏極與所述多值存儲器的另一端連接，所述第一MOS管的源極與所述第二MOS管的源極連接，所述第二MOS管的漏極與所述參考可變電阻的另一端連接。