[發明專利]三維存儲器及其制備方法

在審

• 申請號: 202111041776.4
• 申請日: 2021-09-07
• 公開（公告）號: CN113782538A
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 陳亮
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11529
• 分類號: H01L27/11529;H01L27/11531;H01L49/02;H01L21/8239
• 代理公司: 北京英思普睿知識產權代理有限公司 16018
• 代理人: 劉瑩;聶國斌

1.一種三維存儲器，其特征在于，包括：

第一半導體結構，包括：沿第一方向分布的第一外圍電路和多個存儲串結構；

第二半導體結構，包括：第二襯底和位于所述第二襯底上的第二外圍電路；

其中，所述第一半導體結構和所述第二半導體結構沿與所述第一方向垂直的第二方向鍵合連接，以使所述多個存儲串結構和/或所述第一外圍電路與所述第二外圍電路電連接。

2.根據權利要求1所述的三維存儲器，其特征在于，所述第一外圍電路包括電容器層，所述電容器層包括交替疊置的第一電介質層和第一導電層。

3.根據權利要求2所述的三維存儲器，其特征在于，所述第一外圍電路還包括：第一襯底和至少部分位于所述第一襯底上的多個外圍器件，其中，所述第一襯底、所述多個外圍器件以及所述電容器層沿所述第二方向依次設置。

4.根據權利要求3所述的三維存儲器，其特征在于，所述外圍器件包括高壓MOS器件。

5.根據權利要求3所述的三維存儲器，其特征在于，所述第一半導體結構還包括：

虛設存儲串結構，貫穿至少部分所述交替疊置的第一電介質層和第一導電層；以及

貫穿觸點，貫穿所述虛設存儲串結構，并與所述外圍器件電連接。

6.根據權利要求5所述的三維存儲器，其特征在于，所述第一導電層包括遠離所述外圍器件依次設置的第一部分和第二部分，其中，所述第一半導體結構還包括：導電通道，與所述第二部分相接觸。

7.根據權利要求2或6所述的三維存儲器，其特征在于，所述第一半導體結構還包括：交替疊置的第二電介質層和第二導電層，其中，所述存儲串結構形成于所述交替疊置的第二電介質層和第二導電層中，并且至少部分所述第二電介質層與對應的所述第一電介質層沿所述第一方向平齊設置，至少部分所述第二導電層與對應的所述第一導電層沿所述第一方向平齊設置。

8.根據權利要求1所述的三維存儲器，其特征在于，所述第一半導體結構還包括半導體層，位于所述多個存儲串結構的遠離所述第二半導體結構的一側，其中，所述存儲串結構位于所述半導體層和所述第二半導體結構之間。

9.根據權利要求6所述的三維存儲器，其特征在于，所述第一半導體結構還包括：

第一互連層，覆蓋所述交替疊置的第一電介質和第一導電層以及所述交替疊置的第二電介質和第二導電層，并通過所述貫穿觸點與所述外圍器件電連接，以及與所述導電通道電連接。

10.根據權利要求4所述的三維存儲器，其特征在于，位于所述第二外圍電路中的器件的工作電壓小于位于所述第一外圍電路中的器件的工作電壓。

11.一種三維存儲器的制備方法，其特征在于，包括：

形成第一半導體結構，包括：

在基底的第一區域上形成第一外圍電路；

在所述基底的第二區域上形成多個存儲串結構；

形成第二半導體結構，包括：

在第二襯底上形成第二外圍電路；以及

鍵合所述第一半導體結構和所述第二半導體結構，以使所述存儲串結構和/或所述第一外圍電路與所述第二外圍電路電連接。

12.根據權利要求11所述的制備方法，其特征在于，在基底的第一區域上形成第一外圍電路的步驟包括：

在所述第一區域上形成包括交替疊置的第一電介質層和第一導電層的電容器層。