[發明專利]半導體器件及其制備方法

在審

• 申請號: 202111034239.7
• 申請日: 2021-09-03
• 公開（公告）號: CN115763357A
• 公開（公告）日: 2023-03-07
• 發明（設計）人: 貝幫坤;金興成;楊曉芳;馬鳳麟;李玉岱
• 申請（專利權）人: 無錫華潤微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 熊文杰

本申請涉及半導體器件及其制備方法，通過于相鄰兩個器件區之間的襯底上表面開設第一溝槽，于相鄰兩個器件區之間的襯底中形成第一阱區且第一阱區位于第一溝槽下方，于第一溝槽中形成第一槽隔離結構，于器件區中形成器件，實現半導體器件的制備。其中，第一阱區借助第一溝槽作為注入通道，有效地加深了注入深度，提高了器件間的隔離效果，同時可以使相鄰器件區的擴散距離縮短，耗盡區減小，進一步縮減了器件面積，提高芯片集成度。

技術領域

本發明涉及半導體技術領域，特別是涉及半導體器件及其制備方法。

背景技術

在電子器件中，深阱隔離具有減小器件的漏電流、提高器件的擊穿電壓及減少相鄰器件間距等優點。然而，由于機臺端注入能力存在極限，在部分電子器件中深阱注入的深度有限，使得深阱隔離效果降低，器件占用面積增大，芯片集成度降低。

發明內容

基于此，有必要提供一種半導體器件及其制備方法，以增大深阱注入的深度，提高深阱隔離的效果，提高器件的集成度。

為了實現本申請的目的，本申請采用如下技術方案：

一種半導體器件的制備方法，包括：

提供襯底，所述襯底包括多個器件區，所述襯底具有第一導電類型；

于相鄰兩個所述器件區之間的所述襯底上表面開設第一溝槽；

于相鄰兩個所述器件區之間的所述襯底中形成第一阱區，所述第一阱區位于所述第一溝槽下方，所述第一阱區具有第一導電類型；

于所述第一溝槽中形成第一槽隔離結構；

于所述器件區中形成器件。

在其中一種實施例中，所述于相鄰兩個所述器件區之間的所述襯底中形成第一阱區，包括：

對相鄰兩個所述器件區之間的所述襯底進行第一導電類型的離子注入以形成所述第一阱區，其中，至少部分所述離子通過所述第一溝槽注入至所述襯底中。

在其中一種實施例中，所述第一溝槽與相鄰的所述器件區的邊緣相切，或所述第一溝槽部分開設于相鄰的所述器件區上。

在其中一種實施例中，相鄰兩個器件區之間的所述第一溝槽的數量為至少兩個，靠近所述器件區的所述第一溝槽與所述器件區的邊緣相切，或靠近所述器件區的所述第一溝槽部分開設于所述器件區上。

在其中一種實施例中，所述第一溝槽的深度為4000A～6000A。

在其中一種實施例中，所述于所述器件區中形成半導體器件，包括：

于所述器件區中形成第二阱區，所述第二阱區具有第二導電類型，所述第二導電類型與所述第一導電類型相反；

于所述第二阱區的上表層形成第三阱區，所述第三阱區具有第一導電類型。

在其中一種實施例中，所述第一阱區的摻雜濃度大于所述襯底的摻雜濃度，所述第一阱區的摻雜濃度小于所述第三阱區的摻雜濃度。

在其中一種實施例中，所述制備方法還包括：

于所述襯底的上表面開設第二溝槽，所述第二溝槽位于所述第二阱區和所述第三阱區之間；

于所述第二溝槽中形成第二槽隔離結構。

在其中一種實施例中，所述于所述器件區中形成半導體器件，還包括：

于相鄰兩個所述第二阱區之間的所述襯底的上表層形成第四阱區，所述第四阱區具有第一導電類型。

在其中一種實施例中，所述制備方法還包括：

對所述第一槽隔離結構及所述第一阱區進行退火處理。