[發(fā)明專利]一種集成芯片

在審

• 申請?zhí)枺?/td>: 202111028363.2
• 申請日: 2021-09-02
• 公開（公告）號: CN113626373A
• 公開（公告）日: 2021-11-09
• 發(fā)明（設(shè)計）人: 郭一欣;周駿;左豐國;馬亮
• 申請（專利權(quán)）人: 西安紫光國芯半導(dǎo)體有限公司
• 主分類號: G06F15/76
• 分類號: G06F15/76;G06F15/78
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 黎堅怡

本發(fā)明提供一種集成芯片，其中集成芯片包括：第一邏輯組件，第一邏輯組件包括：第一邏輯組件，包括：第一可編程門陣列組合，包括至少一個第一可編程門陣列組件；第一專用集成電路陣列組件，與至少一個第一可編程門陣列組件位于同一層；第一接口模塊，包括第一鍵合引出區(qū)域；第一專用集成電路陣列組件以及至少一個第一可編程門陣列組件通過內(nèi)部金屬層與第一接口模塊連接；第一存儲陣列組件，第一存儲陣列組件設(shè)置有第二鍵合引出區(qū)域，第二鍵合引出區(qū)域和第一鍵合引出區(qū)域構(gòu)成三維異質(zhì)集成互連，以將可編程門陣列組合、第一專用集成電路陣列組件與第一存儲陣列組件上的互連信號連接在一起。實現(xiàn)存儲訪問的高帶寬、低功耗的目的。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是涉及一種集成芯片。

背景技術(shù)

人工智能和5G NR等領(lǐng)域的快速技術(shù)迭代和演進(jìn)對專用集成電路(ASIC)的靈活性提出挑戰(zhàn)。已有方案是，ASIC搭配現(xiàn)場可編程邏輯門陣列(FPGA)或ASIC內(nèi)嵌嵌入式現(xiàn)場可編程邏輯門陣列(eFPGA)的部分可編程架構(gòu)：在ASIC上實現(xiàn)相對固定系統(tǒng)功能；在FPGA或eFPGA上實現(xiàn)技術(shù)迭代和演進(jìn)線路的可變系統(tǒng)功能。

FPGA或eFPGA承載系統(tǒng)關(guān)鍵功能，通常同時要求與ASIC的廣泛連接，以及與外部大規(guī)模存儲器的高帶寬連接。現(xiàn)有技術(shù)如圖1a，獨立存儲訪問的部分可編程架構(gòu)：建立FPGA或eFPGA與ASIC連接(圖1a.AM1)以及ASIC與大規(guī)模存儲器例如DRAM連接(圖1a.AM2)基礎(chǔ)上，并增加FPGA或eFPGA與大規(guī)模存儲器(圖1a.AM3)，這需要使用更多FPGA或eFPGA的IO接口，并導(dǎo)致功耗增加。現(xiàn)有技術(shù)如圖1b，使用總線建立ASIC、大規(guī)模存儲器及FPGA或eFPGA的連接，避免了獨立存儲訪問的FPGA或eFPGA上同時產(chǎn)生多組IO接口及功耗開銷(如圖1a.AM1和1a.AM3)，但ASIC與FPGA或eFPGA的互連及存儲訪問效率降低。

發(fā)明內(nèi)容

本發(fā)明提供一種集成芯片，其能夠提高存儲訪問效率，并且降低功耗。

為解決上述技術(shù)問題，本發(fā)明提供的一個技術(shù)方案為：提供一種集成芯片，包括：第一邏輯組件，第一邏輯組件包括：第一可編程門陣列組合，包括至少一個第一可編程門陣列組件；第一專用集成電路陣列組件，第一專用集成電路陣列組件與至少一個第一可編程門陣列組件位于同一層；第一接口模塊，包括第一鍵合引出區(qū)域；第一專用集成電路陣列組件以及至少一個第一可編程門陣列組件通過內(nèi)部金屬層與第一接口模塊連接；第一存儲陣列組件，第一存儲陣列組件設(shè)置有第二鍵合引出區(qū)域，第二鍵合引出區(qū)域和第一鍵合引出區(qū)域構(gòu)成三維異質(zhì)集成互連，以將可編程門陣列組合、第一專用集成電路陣列組件與第一存儲陣列組件上的互連信號連接在一起。

其中，第一接口模塊靠近第一可編程門陣列組件的一側(cè)具有接口路由單元；第一可編程門陣列組件的可編程功能模塊通過內(nèi)部金屬層引出至第一可編程門陣列組件靠近第一接口模塊的一側(cè)且連接接口路由單元。

其中，第一可編程門陣列組件包括：可編程路由網(wǎng)絡(luò)，至少一個第一可編程門陣列組件通過內(nèi)部金屬層與可編程路由網(wǎng)絡(luò)互連，并通過可編程路由網(wǎng)絡(luò)連接至接口路由單元。

其中，第一接口模塊數(shù)量至少為二，兩個第一接口模塊與第一可編程門陣列組件間隔設(shè)置。

其中，第一可編程門陣列組件為現(xiàn)場可編程門陣列(Field-Programmable GateArray，F(xiàn)PGA)；或嵌入式現(xiàn)場可編程門陣列(Embedded Field-Programmable Gate Array，eFPGA)。

其中，集成芯片還包括：物理層，物理層用于實現(xiàn)第一可編程門陣列組件、第一專用集成電路陣列組件與第一存儲陣列組件之間的電平轉(zhuǎn)換；物理層設(shè)置于第一接口模塊上。