[發明專利]半導體器件及其制備方法

在審

• 申請號: 202111020901.3
• 申請日: 2021-09-01
• 公開（公告）號: CN113921588A
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 項永金;王少輝;李帥;陳明軒;戴銀燕
• 申請（專利權）人: 格力電器（合肥）有限公司;珠海格力電器股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/868;H01L21/329
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 霍玉娟;陳超德

1.一種半導體器件，其特征在于，包括：

第一導電類型襯底；

位于所述襯底上方的第一導電類型外延層；

位于所述外延層上方的第二導電類型摻雜層；其中，所述摻雜層包括有源區，所述摻雜層設置有至少一個圍設于所述有源區外圍的溝槽，所述溝槽至少向下延伸至所述外延層；

覆蓋所述溝槽的側壁和部分底部并延伸至所述摻雜層上方的第一鈍化層；

覆蓋所述第一鈍化層的第二鈍化層；其中，所述第二鈍化層的介電常數大于所述第一鈍化層的介電常數；

設置于所述有源區上方的第一金屬層；其中，所述第一金屬層沿遠離所述有源區的方向延伸至所述第二鈍化層上方。

2.根據權利要求1所述的半導體器件，其特征在于，所述第一金屬層在所述襯底上的正投影與所述第二鈍化層在所述襯底上的正投影部分重合；

其中，所述第一金屬層在所述襯底上的正投影與所述第二鈍化層在所述襯底上的正投影的重合部分的徑向寬度被選擇成能夠阻擋外部雜質原子。

3.根據權利要求2所述的半導體器件，其特征在于，所述金屬層在所述襯底上的正投影與所述第二鈍化層在所述襯底上的正投影的重合部分的徑向寬度為40至45um。

4.根據權利要求1所述的半導體器件，其特征在于，所述溝槽的數量大于等于2。

5.根據權利要求1所述的半導體器件，其特征在于，所述溝槽向下延伸至所述襯底內。

6.根據權利要求5所述的半導體器件，其特征在于，所述溝槽的深度為100至120um，所述溝槽的寬度為440至450um。

7.根據權利要求1所述的半導體器件，其特征在于，所述第二鈍化層的材料包括氧化硅。

8.根據權利要求1所述的半導體器件，其特征在于，還包括：

位于所述襯底下方的第二金屬層。

9.一種半導體器件的制備方法，其特征在于，包括：

提供第一導電類型襯底；

在所述襯底上方形成第一導電類型外延層；

在所述外延層上方形成第二導電類型摻雜層；其中，所述摻雜層包括有源區；

在所述摻雜層上形成至少一個圍設于所述有源區外圍的溝槽，所述溝槽至少向下延伸至所述外延層；

形成覆蓋于所述溝槽的側壁和部分底部并延伸至所述摻雜層上方的第一鈍化層；

形成覆蓋于所述第一鈍化層的第二鈍化層；其中，所述第二鈍化層的介電常數大于所述第一鈍化層的介電常數；

在所述有源區上方形成第一金屬層；其中，所述第一金屬層沿遠離所述有源區的方向延伸至所述第二鈍化層上方。

10.根據權利要求9所述的方法，其特征在于，在所述有源區上方形成第一金屬層的步驟之前，還包括：

在所述襯底下方形成第二金屬層。