[發明專利]微處理器和在微處理器中實現的方法

在審

• 申請號: 202111020120.4
• 申請日: 2021-09-01
• 公開（公告）號: CN113641403A
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 柯林·艾迪
• 申請（專利權）人: 圣圖爾科技公司
• 主分類號: G06F9/22
• 分類號: G06F9/22;G06F9/30;G06F9/455;G06F12/0882
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

本發明提供微處理器和在微處理器中實現的方法。在一個實施例中，一種微處理器，包括：轉譯后備緩沖器(TLB)，其被配置為指示與存儲器訪問指令試圖訪問的存儲器頁的物理頁地址相對應的虛擬頁地址在TLB中未命中；第一微操作，其與第一存儲器訪問指令相對應，并且第一微操作被配置為基于第一虛擬頁地址在TLB中的未命中來發起第一推測性表查找；以及第二微操作，其與第二存儲器訪問指令相對應，并且第二微操作被配置為基于比第一微操作更早并且還基于具有與針對第一存儲器訪問指令的第一虛擬頁地址和屬性相匹配的虛擬頁地址和屬性，在第一微操作的當前處理階段接管第一微操作的現行的第一推測性表查找。

技術領域

本發明大體上涉及微處理器，并且特別地，涉及響應于轉譯后備緩沖器未命中(translation lookaside buffer miss)而進行頁表查找(page tablewalk)的微處理器。

背景技術

許多現代微處理器支持虛擬存儲器的概念。在虛擬存儲器系統中，在微處理器上執行的程序的指令是指使用微處理器的虛擬地址空間中的虛擬地址或線性地址的數據。微處理器將虛擬地址轉譯為用于訪問物理存儲器的物理地址。

微處理器支持的通常的虛擬存儲器方案是頁式存儲器系統。頁式存儲器系統采用用于將虛擬地址轉譯或映射到物理地址的分頁機制。物理地址空間被劃分為固定大小的物理頁。通常的頁大小為4KB。虛擬地址包括虛擬頁地址部分和頁偏移部分。虛擬頁地址指定虛擬地址空間中的虛擬頁(例如，4KB)。微處理器的分頁機制將虛擬頁地址轉譯為物理頁地址。這個處理稱為頁轉譯。頁偏移指定虛擬和物理頁中的物理偏移(例如，相對于虛擬或物理頁地址的虛擬或物理偏移)。

操作系統決定存儲器中的哪些物理頁將映射到各個虛擬頁，并且保持指定映射的頁映射信息。當微處理器遇到用于指定虛擬地址以訪問存儲器中的位置的指令(諸如加載或存儲指令)時，微處理器通過使用操作系統的頁映射信息將虛擬地址轉譯為合適的物理地址。操作系統在系統存儲器中保持頁映射信息。因此，微處理器從存儲器讀取適當的頁映射信息以將虛擬地址轉譯為物理地址。頁映射信息一般分層地布置以減小其大小，這要求微處理器通過在層級的多個級處進行讀取操作來遍歷層級。為此，并且由于頁映射信息的至少一部分通常被稱為頁表，因此微處理器遍歷頁映射信息以將虛擬地址轉譯為物理地址的處理通常被稱為頁表查找，或者簡單地稱為表查找，或者本文中主要使用的表查找。關于表查找的更多信息可以在美國專利7,996,650(下文中稱為650專利)中找到，其全部內容通過引用并入本文。

在650專利中，將轉譯后備緩沖器(TLB)描述為通過高速緩存頁映射信息來減少向系統存儲器的表查找次數的機制的一部分。當微處理器遇到存儲器訪問指令(例如，加載或存儲指令)時，微處理器向TLB提供虛擬地址，并且TLB進行虛擬頁地址的查找。如果虛擬頁地址在TLB中命中，則TLB提供相應的轉譯物理頁地址和頁特征，從而避免了需要進行表查找。然而，如果虛擬頁地址在TLB中未命中，則微處理器必須進行表查找。

考慮到上述背景，進一步注意到許多微處理器是超標量的(superscalar)。超標量微處理器包括這樣的特征：具有多個執行單元，并且具有在單個時鐘周期中向執行單元發出多個指令的能力。超標量微處理器的附加能力包括進行亂序執行(例如，微處理器可以執行由包括指令的程序所指定的亂序指令)和進行指令的推測執行(例如，在確定地知道指令實際上是否將完成之前，微處理器執行指令，或者至少進行由指令所規定的一些動作)。盡管微處理器可以推測地進行指令所規定的一些動作，但是微處理器不被架構允許用指令的結果來更新系統的架構狀態，直到指令不再是推測的為止，即直到確定為指令將完成(對應于機器最早的狀態)為止。