[發(fā)明專利]基于塊的處理器核復合寄存器在審
| 申請?zhí)枺?/td> | 202111002933.0 | 申請日： | 2016-09-13 |
| 公開（公告）號： | CN113703834A | 公開（公告）日： | 2021-11-26 |
| 發(fā)明（設計）人： | D·C·伯格;A·L·史密斯 | 申請（專利權）人： | 微軟技術許可有限責任公司 |
| 主分類號： | G06F9/26 | 分類號： | G06F9/26;G06F9/30;G06F9/32;G06F9/345;G06F9/35;G06F9/38;G06F9/46;G06F9/52;G06F11/36;G06F12/0806;G06F12/0862;G06F15/78;G06F15/80 |
| 代理公司： | 北京市金杜律師事務所 11256 | 代理人： | 董莘 |
| 地址： | 美國華*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 基于 處理器 復合 寄存器 | ||
1.一種處理器，包括：
多個物理處理器核，所述多個物理處理器核用于執(zhí)行包括多個指令集的程序，所述物理處理器核中的給定核被配置為執(zhí)行所述程序的給定線程的所述指令集，所述給定核包括數(shù)據(jù)高速緩存，所述數(shù)據(jù)高速緩存可配置為：與所述給定核的第二資源被斷電同時地，被上電并且在所述多個物理處理器核中的兩個或更多物理處理器核之間可共享；
在所述給定核中的可編程復合控制寄存器，包括用于以下項的相應位：(i)使能被并入所述給定核中的所述數(shù)據(jù)高速緩存被上電并且與所述物理處理器核中的一個或多個其他核可共享，(ii)要被上電的所述給定核的第二資源，以及(iii)要可用于共享的所述給定核的所述第二資源，所述可編程復合控制寄存器適于在所述程序的運行時被編程；以及
可編程復合拓撲寄存器，包括用于以下各項的單個位：所述物理處理器核中的所述給定核、第二核以及其他核，所述單個位共同指示所述物理處理器核中的哪些物理處理器核被分組在一起；
其中基于所述可編程復合控制寄存器的第一編碼以及用于所述給定核和所述第二核的所述單個位的使能，在所述給定核的所述第二資源被斷電的同時，所述給定核的所述數(shù)據(jù)高速緩存與所述第二核共享；
其中基于所述可編程復合控制寄存器的第二編碼以及用于所述給定核和所述第二核的所述單個位的使能，在所述給定核的所述第二資源被上電并且所述給定核和所述第二核被分組到邏輯核中的同時，所述給定核的所述數(shù)據(jù)高速緩存與所述第二核共享；并且
其中基于所述可編程復合控制寄存器的第三編碼以及用于所述給定核和所述第二核的所述單個位的使能，在所述給定核的所述第二資源被上電并且被排除與所述第二核分組的同時，所述給定核的所述數(shù)據(jù)高速緩存與所述第二核共享。
2.根據(jù)權利要求1所述的處理器，其中所述可編程復合拓撲寄存器通過以下操作而部分地可編程：對與所述可編程復合拓撲寄存器相對應的存儲器映射地址執(zhí)行在所述多個物理處理器核中的任何物理處理器核上執(zhí)行的指令塊的存儲指令。
3.根據(jù)權利要求2所述的處理器，其中在具有對與所述可編程復合拓撲寄存器相對應的所述存儲器映射地址的所述存儲指令的所述指令塊的提交階段期間，所述可編程復合拓撲寄存器的值被更新。
4.根據(jù)權利要求1所述的處理器，其中所述處理器還包括用于可共享寄存器文件或可共享執(zhí)行單元的一個或多個附加的可編程復合控制寄存器。
5.一種處理器，包括：
多個處理器核，所述多個處理器核用于執(zhí)行包括多個指令集的程序，所述處理器核中的給定核包括多個可共享資源，所述多個可共享資源包括數(shù)據(jù)高速緩存和附加資源；
所述給定核中的一個或多個可編程寄存器，包括用于以下項的相應位：(i)將所述數(shù)據(jù)高速緩存配置為被上電并且被使能以與所述處理器核的其他核共享，(ii)用于控制所述附加資源的斷電，以及(iii)用于控制所述給定核是否要與所述其他核中的一個或多個核復合成邏輯處理器，所述一個或多個可編程寄存器在所述程序的執(zhí)行期間是可編程的；以及
復合拓撲寄存器，包括用于以下各項的單個位：所述處理器核中的所述給定核、第二核以及其他核，所述單個位共同指示所述處理器核中的哪些處理器核被分組在一起；
其中基于所述可編程寄存器的第一編碼以及用于所述給定核和所述第二核的所述單個位的使能，在所述給定核的所述附加資源被斷電的同時，所述給定核的所述數(shù)據(jù)高速緩存與所述第二核共享；
其中基于所述可編程寄存器的第二編碼以及用于所述給定核和所述第二核的所述單個位的使能，在所述給定核的所述附加資源被上電并且所述給定核和所述第二核被分組到邏輯處理器核中的同時，所述給定核的所述數(shù)據(jù)高速緩存與所述第二核共享；并且
其中基于所述可編程寄存器的第三編碼以及用于所述給定核和所述第二核的所述單個位的使能，在所述給定核的所述附加資源被上電并且被排除與所述第二核分組的同時，所述給定核的所述數(shù)據(jù)高速緩存與所述第二核共享。
6.根據(jù)權利要求5所述的處理器，其中所述邏輯處理器核被配置為執(zhí)行所述程序的單個線程。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于微軟技術許可有限責任公司，未經(jīng)微軟技術許可有限責任公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202111002933.0/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
