[發明專利]一種FPGA資源分配方法、裝置、設備及可讀存儲介質

有效

• 申請號: 202110997998.7
• 申請日: 2021-08-27
• 公開（公告）號: CN113703976B
• 公開（公告）日: 2023-05-19
• 發明（設計）人: 張德閃;牟奇;劉偉
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F16/242;G06F16/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 侯珊

1.一種FPGA資源分配方法，其特征在于，包括：

對接收到的FPGA資源分配請求進行解析，得到待加載的目標算法比特流；

獲取所述目標算法比特流的目標算法標識信息；

從預設算法信息表中查找所述目標算法標識信息對應的目標靜態部分標識信息；其中，所述預設算法信息表中存儲有各算法標識信息與各靜態部分標識信息之間的對應關系；

從預設FPGA加速卡資源表中查找所述目標靜態部分標識信息對應的目標FPGA加速卡標識信息；其中，所述預設FPGA加速卡資源表中存儲有各所述靜態部分標識信息和各FPGA加速卡標識信息之間的對應關系；

將所述目標算法比特流加載至所述目標FPGA加速卡標識信息對應的目標FPGA加速卡。

2.根據權利要求1所述的FPGA資源分配方法，其特征在于，將所述目標算法比特流加載至所述目標FPGA加速卡標識信息對應的目標FPGA加速卡，包括：

判斷所述目標FPGA加速卡標識信息對應的目標FPGA加速卡是否處于空閑狀態；

若是，則執行所述將所述目標算法比特流加載至所述目標FPGA加速卡標識信息對應的目標FPGA加速卡的步驟；

若否，則輸出目標FPGA加速卡已占用提示信息。

3.根據權利要求2所述的FPGA資源分配方法，其特征在于，將所述目標算法比特流加載至所述目標FPGA加速卡標識信息對應的目標FPGA加速卡，包括：

當處于空閑狀態的目標FPGA加速卡的個數為多個時，分別獲取各所述目標FPGA加速卡的使用頻率；

對各所述使用頻率進行高低排序，得到頻率排序結果；

根據所述頻率排序結果選取使用頻率最低的目標FPGA加速卡；

將所述目標算法比特流加載至所述目標FPGA加速卡標識信息對應的所述使用頻率最低的目標FPGA加速卡。

4.根據權利要求1至3任一項所述的FPGA資源分配方法，其特征在于，對接收到的FPGA資源分配請求進行解析，得到待加載的目標算法比特流，包括：

對接收到的FPGA資源分配請求進行解析，得到待資源分配的目標應用業務；

獲取所述目標應用業務對應的目標算法比特流。

5.根據權利要求4所述的FPGA資源分配方法，其特征在于，在將所述目標算法比特流加載至所述目標FPGA加速卡標識信息對應的目標FPGA加速卡之后，還包括：

利用所述目標FPGA加速卡執行所述目標應用業務。

6.根據權利要求5所述的FPGA資源分配方法，其特征在于，在將所述目標算法比特流加載至所述目標FPGA加速卡標識信息對應的目標FPGA加速卡之后，還包括：

將所述目標FPGA加速卡設置為已占用狀態。

7.根據權利要求6所述的FPGA資源分配方法，其特征在于，在將所述目標FPGA加速卡設置為已占用狀態之后，還包括：

判斷所述目標FPGA加速卡是否對所述目標應用業務執行完成；

若是，則將所述目標FPGA加速卡設置為空閑狀態。

8.一種FPGA資源分配裝置，其特征在于，包括：

請求解析模塊，用于對接收到的FPGA資源分配請求進行解析，得到待加載的目標算法比特流；

算法標識獲取模塊，用于獲取所述目標算法比特流的目標算法標識信息；

靜態標識獲取模塊，用于從預設算法信息表中查找所述目標算法標識信息對應的目標靜態部分標識信息；其中，所述預設算法信息表中存儲有各算法標識信息與各靜態部分標識信息之間的對應關系；

加速卡標識獲取模塊，用于從預設FPGA加速卡資源表中查找所述目標靜態部分標識信息對應的目標FPGA加速卡標識信息；其中，所述預設FPGA加速卡資源表中存儲有各所述靜態部分標識信息和各FPGA加速卡標識信息之間的對應關系；

比特流加載模塊，用于將所述目標算法比特流加載至所述目標FPGA加速卡標識信息對應的目標FPGA加速卡。