[發明專利]用于具有數據流執行電路的可配置加速器的裝置、方法和系統

在審

• 申請號: 202110997179.2
• 申請日: 2021-08-27
• 公開（公告）號: CN114327620A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: G·克里索斯;B·納拉亞那賽蒂;J·科巴爾;C-K·梁;C·阿肖克;F·曾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/22
• 分類號: G06F9/22;G06F9/28
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李煒;黃嵩泉

1.一種裝置，包括：

存儲器；

硬件處理器核，用于執行一條或多條指令以轉移數據流操作，所述硬件處理器核耦合至所述存儲器；以及

數據流驅動的加速器，用于執行所述數據流操作，所述數據流驅動的加速器耦合至所述硬件處理器核，其中，所述數據流驅動的加速器包括：

至少一個數據流執行電路，每個數據流執行電路都包括：

寄存器堆；

多個執行電路；以及

圖站電路，所述圖站電路包括多個數據流操作條目，每個數據流操作條目都包括指示用于數據流操作的輸入操作數何時在所述寄存器堆中可用的相應“就緒”字段，并且所述圖站電路用于：當第一數據流操作條目的輸入操作數可用時，選擇所述第一數據流操作條目用于執行；以及當所述執行的結果被存儲在所述寄存器堆中時，清除所述第一數據流操作條目中的輸入操作數的“就緒”字段；以及

存儲器執行接口，耦合在所述至少一個數據流執行電路與所述存儲器之間，用于根據第二數據流操作條目在所述至少一個數據流執行電路與所述存儲器之間發送數據。

2.如權利要求1所述的裝置，其中，所述至少一個數據流執行電路包括多個數據流執行電路，并且用于所述多個數據流執行電路中的產生方數據流執行電路的圖站電路用于：先于由所述多個數據流執行電路中的消耗方數據流執行電路的消耗，執行針對所述第一數據流操作條目的多個迭代；以及將所述多個迭代的結果存儲在所述產生方數據流執行電路的寄存器堆中。

3.如權利要求2所述的裝置，其中，所述產生方數據流執行電路的圖站電路用于維護用于所述寄存器堆的鏈表控制結構，所述鏈表控制結構將針對所述第一數據流操作條目的再次產生的結果鏈接到所述寄存器堆中的針對所述第一數據流操作條目的先前產生的結果。

4.如權利要求3所述的裝置，其中，所述消耗方數據流執行電路的圖站電路用于：響應于由所述消耗方數據流執行電路對所述產生方數據流執行電路的寄存器堆中的所述先前產生的結果的讀取，將所述消耗方數據流執行電路的圖站電路的、指向所述產生方數據流執行電路的鏈表控制結構中的讀取指針從指向所述產生方數據流執行電路的寄存器堆中的所述先前產生的結果更新為指向所述產生方數據流執行電路的寄存器堆中的所述再次產生的結果，并且所述多個數據流執行電路中的第二消耗方數據流執行電路的圖站電路用于：響應于由所述第二消耗方數據流執行電路對所述產生方數據流執行電路的寄存器堆中的所述先前產生的結果的讀取，將所述第二消耗方數據流執行電路的圖站電路的、指向所述產生方數據流執行電路的鏈表控制結構中的讀取指針從指向所述產生方數據流執行電路的寄存器堆中的所述先前產生的結果更新為指向所述產生方數據流執行電路的寄存器堆中的所述再次產生的結果。

5.如權利要求1所述的裝置，其中，所述至少一個數據流執行電路包括多個數據流執行電路，并且所述裝置進一步包括耦合在所述多個數據流執行電路之間的交叉相關性網絡，所述交叉相關性網絡用于根據第三數據流操作條目在所述多個數據流執行電路之間發送數據。

6.如權利要求1所述的裝置，其中，所述至少一個數據流執行電路的所述多個執行電路包括為每個執行生成多個結果的至少一個有限狀態機執行電路，并且所述至少一個數據流執行電路的圖站電路用于：當所述第一數據流操作條目的輸入操作數可用時，選擇所述第一數據流操作條目用于在所述至少一個有限狀態機執行電路上執行。

7.如權利要求1所述的裝置，其中，所述第一數據流操作條目包括用于標識控制執行的斷言的斷言字段。

8.如權利要求1所述的裝置，其中，所述至少一個數據流執行電路包括多個數據流執行電路，并且由所述多個數據流執行電路中的數據流執行電路對所述第一數據流操作條目的執行導致由耦合在所述多個數據流執行電路之間的交叉依賴性網絡將所述執行的結果存儲在所述多個數據流執行電路中的所述數據流執行電路的寄存器堆以及另一數據流執行電路的寄存器堆中。