[發明專利]可重構算子結構、計算方法和硬件架構

在審

• 申請號: 202110996875.1
• 申請日: 2021-08-27
• 公開（公告）號: CN113780540A
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 王巍;陳巍;楊施洋;耿云川;尚會濱;江博;李冰倩
• 申請（專利權）人: 千芯半導體科技（北京）有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04;G06F17/15
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 程琛

1.一種可重構算子結構，其特征在于，包括：

參數存儲單元，用于存儲各個激活函數的各個分段近似函數的計算參數，所述分段近似函數為高次函數；

數據比較單元，用于從所述各個激活函數中的目標激活函數的各個分段近似函數的各個輸入范圍中，選取輸入數據所屬的輸入范圍作為目標范圍；

控制單元，所述控制單元分別與所述參數存儲單元和所述數據比較單元連接，用于從所述參數存儲單元中，選取出所述目標激活函數的所述目標范圍對應分段近似函數的計算參數；

高次函數計算結構，所述高次函數計算結構與所述參數存儲單元連接，所述高次函數計算結構為運算所述高次函數的硬件結構，用于基于所述目標范圍對應分段近似函數的計算參數，確定所述輸入數據在所述目標激活函數下的計算結果。

2.根據權利要求1所述的可重構算子結構，其特征在于，所述高次函數表示為對拆分函數進行多次迭代的形式；

所述高次函數計算結構包括計算單元，所述計算單元用于運算所述拆分函數；

所述計算單元的輸出端與所述計算單元的參數輸入端連接，所述參數輸入端輸入的下一次拆分函數計算的輸入參數包括所述輸出端輸出的當前次拆分函數的計算結果。

3.根據權利要求1所述的可重構算子結構，其特征在于，還包括：

范圍存儲單元，所述范圍存儲單元與所述數據比較單元連接，用于存儲各個激活函數的各個分段近似函數的各個輸入范圍。

4.根據權利要求2所述的可重構算子結構，其特征在于，所述高次函數計算結構還包括輸入寄存器、參數寄存器、數據選擇器和計算單元寄存器；

其中，所述輸入寄存器的輸入為所述輸入數據，所述輸入寄存器的輸出端與所述計算單元的變量輸入端連接；

所述參數寄存器的輸入為所述計算參數，所述參數寄存器的輸出端直接與所述計算單元的參數輸入端連接，或通過所述數據選擇器與所述計算單元的參數輸入端連接；

所述計算單元的輸出端通過所述計算單元寄存器、所述數據選擇器與所述計算單元的參數輸入端連接。

5.根據權利要求4所述的可重構算子結構，其特征在于，所述參數寄存器包括第一參數寄存器和第二參數寄存器；

所述第一參數寄存器的輸出端通過所述數據選擇器與所述計算單元的第一參數輸入端連接，所述第二參數寄存器的輸出端直接與所述計算單元的第二參數輸入端連接。

6.根據權利要求5所述的可重構算子結構，其特征在于，所述第一參數寄存器的輸入為所述目標范圍對應分段近似函數的計算參數中最高階次的系數，所述第二參數寄存器輸入包括所述目標范圍對應分段近似函數的計算參數中除所述最高階次的系數以外的系數。

7.根據權利要求5所述的可重構算子結構，其特征在于，所述第一參數寄存器的輸入端與所述第二參數寄存器的輸出端連接。

8.根據權利要求1至7中任一項所述的可重構算子結構，其特征在于，所述數據比較單元包括多個并行的比較器；

所述多個并行的比較器用于并行比較所述輸入數據與各分段近似函數的輸入范圍的上下限，得到比較結果，所述比較結果用于確定輸入數據所屬的輸入范圍。

9.根據權利要求1至7中任一項所述的可重構算子結構，其特征在于，所述各個激活函數的各個分段近似函數是基于所述各激活函數適配的近似計算方法確定的。

10.一種基于如權利要求1至9中任一項所述的可重構算子結構的計算方法，其特征在于，包括：

確定目標激活函數和輸入數據；

將所述輸入數據輸入至所述可重構算子結構，控制所述可重構算子結構執行所述目標激活函數的計算，得到所述可重構算子結構輸出的計算結果。

11.一種可重構算子結構的硬件架構，其特征在于，包括如權利要求1至9中任一項所述的可重構算子結構。